- デザインガイア優秀ポスター賞
- "フローティングゲートおよびチャージトラップTLC NANDフラッシュメモリにおけるトータルドーズ効果のデータパターン依存性",小澤太希(2023年１１月17日受賞)
- デザインガイア優秀ポスター賞
- "α線照射による65nm bulkプロセスにおけるPMOS及びNMOSトランジスタのSEU感度",吉田圭汰(2023年１１月17日受賞)
- IEEE CEDA All Japan Joint Chapter Design Gaia Best Paper Award
- "アルファ線と重イオンによるソフトエラー率の周波数依存性の測定",杉崎春斗(2023年１１月17日受賞)
- SLDM WIP最優秀賞
- "機械学習に基づく薄膜メムキャパシタのモデル化に関する一考察", 浦田 涼雅 (京都工繊大), 木村 睦 (龍谷大学), 新谷 道広 (京都工繊大) (2023年11月7日受賞)
- Excellent Student Paper Certificate of Honor of 2023 15th IEEE International Conference on ASIC
- "Ring Oscillators with Identical Circuit Structure to Measure Bias Temperature Instability", Daisuke Kikuta, Ryo Kishida, Kazutoshi Kobayashi (2023年10月27日受賞)
- IEEE CEDA All Japan Joint Chapter Academic Research Award
- "C-elementにより単一ノード反転に強靭な耐ソフトエラーフリップフロップの提案", 伊藤貴史, 中島隆一, 古田潤, 小林和淑 (2023年8月30日受賞), https://site.ieee.org/jc-ceda/awards/ieee-ceda-all-japan-joint-chapter-best-student-award/
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2022セッション特別賞
- "C-elementにより単一ノード反転に強靭な耐ソフトエラーフリップフロップの提案", 伊藤貴史, 中島隆一, 古田潤, 小林和淑 (2023年8月30日受賞)
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2022優秀発表賞
- "C-elementにより単一ノード反転に強靭な耐ソフトエラーフリップフロップの提案", 伊藤貴史, 中島隆一, 古田潤, 小林和淑 (2023年8月30日受賞)
- IEEE CEDA All Japan Joint Chapter Academic Research Award
- "間欠動作を行うIoT向けプロセッサに適したFiCC型不揮発フリップフロップの実測評価",阿部佑貴, 小林和淑, 越智裕之(2022年11月29日受賞), https://site.ieee.org/jc-ceda/awards/ieee-ceda-all-japan-joint-chapter-best-student-award/
- 情報処理学会 システムとLSI設計技術研究会 WIP最優秀賞
- "FDSOIプロセスにおけるスタック構造を用いたフリップフロップのソフトエラー耐性の実測評価", 杉谷昇太郎， 中島隆一， 古田潤， 小林和淑 (2022年11月11日受賞)
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2022優秀ポスター賞
- "FiCC型不揮発フリップフロップを用いた間欠動作可能なカウンタの実測評価, 阿部 佑貴(2022年9月1日受賞)
- 情報処理学会 システムとLSI設計技術研究会 優秀発表賞
- "TCADを用いた回路とレイアウト構造によるフリップフロップのソフトエラー耐性の評価", 小谷萌香(2022年8月31日受賞)
- LSIとシステムのワークショップ最優秀ポスター賞
- 酒向諒(群馬大学)， �皸羶�和(2022年5月10日受賞)
- 電子情報通信学会関西支部 支部長賞 功労賞
- 阿部佑貴，伊藤貴史，小谷萌香，中島隆一（2022年3月10日受賞）, https://www.ieice.org/kansai/student/kourou2021.html
- IEEE CEDA All Japan Joint Chapter (AJJC) Design Gaia Best Poster Award
- "Soft Errors on Flip-flops Depending on Circuit and Layout Structures Estimated by TCAD Simulations", 小谷萌香(2021年12月2日受賞), https://site.ieee.org/jc-ceda/awards/ieee-ceda-all-japan-joint-chapter-design-gaia-best-poster-award/
- 電子情報通信学会 第24回エレクトロニクスソサイエティ賞
- "集積回路のソフトエラーの高耐化技術の先駆的研究",小林和淑(2021年9月14日受賞)https://www.ieice.org/es/jpn/award/es.php
- 電子情報通信学会リコンフィギャラブルシステム研究会優秀講演賞(若手部門)
- "シフトレジスタによるSRAM型とフラッシュメモリ型FPGAのソフトエラー耐性の比較",河野雄也(2021年９月１０日受賞)
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2021優秀ポスター賞
- "FDSOIプロセスにおける遅延を増加させたガードゲート型フリップフロップのソフトエラー耐性の実測評価", 記伊智也(2021年9月3日受賞)
- 情報処理学会 システムとLSI設計技術研究会 優秀論文賞
- "FDSOIプロセスにおけるガードゲート構造を用いたフリップフロップのソフトエラー耐性の実測評価", 記伊智也, 榎原光則, 古田潤, 小林和淑(2021年9月１日受賞)
- 情報処理学会 システムとLSI設計技術研究会 優秀発表賞
- "FDSOIプロセスにおけるガードゲート構造を用いたフリップフロップのソフトエラー耐性の実測評価", 記伊智也, 榎原光則, 古田潤, 小林和淑(2021年9月１日受賞)
- IEEE CEDA All Japan Joint Chapter Academic Research Award
- "Evalution of Soft Error Tolerance by Flip-Flop Using Guard Gate", 記伊智也(2021年9月1日受賞)
- 電子情報通信学会 第３３回回路とシステムワークショップ 奨励賞
- "ブリッジ回路に適したGaN HEMT向け単一電源駆動3レベル電圧制御ゲートドライバ" 長尾詢一郎 (2020年12月19日受賞通知, 2021年8月26日受賞) https://www.ieice.org/~kws/last_award.html
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2019 優秀論文賞
- " "環境変動を打ち消し経年劣化の電圧依存性を観測するリングオシレータの提案" 小高孔頌（東京理科大） (２０２０年8月７日受賞)
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2019 優秀学生発表賞
- "環境変動を打ち消し経年劣化の電圧依存性を観測するリングオシレータの提案" 小高孔頌（東京理科大） (２０２０年8月７日受賞)
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2019 優秀学生発表賞
- " "デバイスシミュレーションを用いたFDSOIプロセスにおけるラッチ構造の違いによるソフトエラー耐性の基板電圧依存性の評価" 小島健太郎 (２０２０年8月７日受賞)
- 情報処理学会 コンピュータサイエンス領域奨励賞（CS領域奨励賞）
- "デバイスシミュレーションを用いたFDSOIプロセスにおけるラッチ構造の違いによるソフトエラー耐性の基板電圧依存性の評価" 小島健太郎 (2020年7月7日受賞) https://www.ipsj.or.jp/award/cs-award-2020.html
- 情報処理学会山下記念賞
- "FDSOIプロセスにおけるスタック構造のソフトエラー耐性を高める対策手法の提案およびデバイスシミュレーションを用いた評価",山田晃大（２０２０年３月６日受賞）https://www.ipsj.or.jp/award/yamasita2019-detail.html#sldm
- IEEE CEDA All Japan Joint Chapter Academic Research Award
- "Evaluation of Radiation-hardened Structure for Stacked Transistors in FDSOI Process by Device Simulations", 山田晃大(2019年8月28日受賞)
- 情報処理学会 システムＬＳＩ設計技術研究会2018年度最優秀発表学生賞
- "FDSOIプロセスにおけるスタック構造のソフトエラー耐性を高める対策手法の提案およびデバイスシミュレーションを用いた評価", 山田晃大(2019年８月２８日受賞）
- 情報処理学会 システムＬＳＩ設計技術研究会2018年度優秀発表学生賞
- "FDSOIプロセスにおけるスタック構造のソフトエラー耐性を高める対策手法の提案およびデバイスシミュレーションを用いた評価", 山田晃大(2019年８月２８日受賞）
- 情報処理学会 システムＬＳＩ設計技術研究会2018年度優秀発表学生賞
- "デバイスシミュレーションを用いた65nm FDSOIデバイスの静特性の変化とソフトエラー耐性の評価", 小島健太郎(2019年８月２８日受賞）
- ICMTS(International Conference on Microelectronic Test Structure) Best Paper Award
- "Extracting BTI-induced Degradation without Temporal Factors by Using BTI-Sensitive and BTI-Insensitive Ring Oscillators", R. Kishida, T. Asuke, J. Furuta, and K. Kobayashi (2019年３月受賞)
- IEEE 関西支部 学生研究奨励賞
- "Radiation-Hardened Flip-Flops with Low-Delay Overhead Using PMOS Pass-Transistors to Suppress SET Pulses in a 65 nm FDSOI Process",山田晃大(2019年2月25日受賞)
- IEEE CEDA All Japan Joint Chapter (AJJC) Design Gaia Best Poster Award
- "遅延を抑えたスタック構造によるSOIプロセス向け耐ソフトエラーFFの提案および実測評価", 榎原光則 (2018年12月6日受賞) https://site.ieee.org/jc-ceda/awards/ieee-ceda-all-japan-joint-chapter-design-gaia-best-poster-award/
- IEEE CEDA All Japan Joint Chapter Academic Research Award
- ”FDSOIに適したスタック構造におけるソフトエラー対策手法の提案・評価と微細化による影響の評価", 丸岡 晴喜 (2018年12月6日受賞)
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2018 最優秀ポスター発表賞
- "FDSOIプロセスにおけるスタック構造のソフトエラー耐性を高める対策手法の提案およびデバイスシミュレーションを用いた評価", 山田晃大 (2018年8月30日受賞)
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2018 優秀ポスター発表賞
- " デバイスシミュレーションを用いた65nm FDSOIデバイスの静特性の変化とソフトエラー耐性の評価", 小島健太郎 (2018年8月30日受賞)
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2017優秀発表学生賞
- "PMOSパストランジスタを用いた非多重化耐ソフトエラーFFの提案及び評価", 山田晃大 (2018年8月29日受賞) https://www.ipsj.or.jp/award/sldm-award1.html
- 情報処理学会 コンピュータサイエンス領域奨励賞（CS領域奨励賞）
- PMOSパストランジスタを用いた非多重化耐ソフトエラーFFの提案及び評価, 山田晃大 (2018年8月29日受賞) https://www.ipsj.or.jp/award/cs-awardee-2018.html
- TPEC 2018 Second-Place Best Poster Award
- "Design of gate driver monolithically integrated with power p-GaN HEMT based on E-mode GaN-on-Si technology", Yuki Yamashita (2018年2月9日受賞)
- システムとLSIのワークショップ2017 学生部門優秀賞
- "FDSOIにおける非多重化耐ソフトエラーFFの設計と評価", 山田晃大，丸岡晴喜，古田潤，小林和淑(2017年5月17日受賞)
- 電子情報通信学会 第29回回路とシステムワークショップ 奨励賞
- "65nm FDSOIプロセスにおけるランダムテレグラフノイズの測定と評価", 駒脇拓弥, 大島梓, 岸田亮, 小林和淑(2017年5月11日受賞)
- COOL Chips 20 Best Poster Award
- Kodai Yamada, Haruki Maruoka, Jun Furuta, Kazutoshi Kobayashi, (2017年４月２１日受賞）http://www.coolchips.org/2017/
- IEEE EDS Kansai Chapter MFSK Award
- Negative Bias Temperature Instability Caused by Plasma Induced Damage in 65 nm Bulk and Silicon On Thin BOX (SOTB) Processes in IRPS 2015, Ryo Kishida (2017年1月30日受賞), MFSK_2017_kishida.pdf(636)
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2015 優秀学生発表賞
- "65nmバルクおよびSOTBプロセスでのアンテナ比による製造時劣化の測定と評価", 岸田 亮, 小林和淑(2016年9月14日受賞)
- 情報処理学会 システムとLSI設計技術研究会 優秀論文賞
- "65nmバルクおよびSOTBプロセスでのアンテナ比による製造時劣化の測定と評価", 岸田 亮, 小林和淑(2016年9月14日受賞)
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2014 優秀発表学生賞
- "リングオシレータの発振周波数測定から求めたアンテナダメージによる初期および経年劣化評価" 岸田亮、大島梓、籔内美智太郎、小林和淑 (2015年8月27日受賞)
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2014 優秀発表学生賞
- "リング型発振器の経年劣化と特性ばらつきの相関の評価" 籔内美智太郎、岸田亮、大島梓、小林和淑 (2015年8月27日受賞)
- 情報処理学会 システムとLSI設計技術研究会 DAシンポジウム2014 優秀発表学生賞
- "65nm薄膜 BOX-SOI とバルクプロセスにおける SET パルス幅の電圧依存性の評価" 曽根崎詠二・古田 潤・小林和淑 (2015年8月27日受賞)
- 電子情報通信学会 優秀リコンフィギャラブルシステム論文賞
- "Reliability-Configurable Mixed-Grained Reconfigurable Array Supporting C-Based Design and Its Irradiation Testing" Hiroaki Konoura, Dawood Alnajjar (Osaka Univ.), Yukio Mitsuyama (Kochi Inst. Tech), Hajime Shimada(Nagoya U.), Kazutoshi Kobayashi (Kyoto Inst. Tech.), Hiroyuki Kanbara (ASTEM), Hiroyuki Ochi (Ritsumeikan U.), Takashi Imagawa, Kazutoshi Wakabayashi (NEC), Masanori Hashimoto, Takao Onoye (Osaka U.), Hidetoshi Onodera(Kyoto Univ.) (2015年6月19日受賞)
- VDECデザインアワード優秀賞
- 神田翔平，大島梓 (2014/8/29) http://www.vdec.u-tokyo.ac.jp/designAward/welcome.html
- Best Poster Paper Award of 2013 International Reliability Physics Symposium
- "Contributions of Charge Sharing and Bipolar Effects to Cause or Suppress MCUs on Redundant Latches" by K. Zhang and K. Kobayashi (2014/06/03受賞, https://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=7112664)
- 電子通信情報学会 基礎・境界ソサイエティ 編集活動感謝状
- 小林和淑(2013/9/18受賞）
- 電子通信情報学会 基礎・境界ソサイエティ 貢献賞
- 小林和淑(2012/9/12受賞）
- 電子情報通信学会 学術奨励賞
- D2 籔内美智太郎 (2012/3/21受賞)
- 情報処理学会 システムLSI設計技術研究会 優秀論文賞
- "SETパルスによる誤動作を防止する遅延挿入フリップフロップのソフトエラー耐性の検討" 小林和淑 (2009/8/26受賞）
- 電子情報通信学会論文賞
- "A 90nm 48x48 LUT-based FPGA Enhancing Spped and Yield Utilizing WIthin-Die Delay Variations" by K.Kobayashi et.al. (2009/5/23受賞, https://www.ieice.org/jpn/about/rekidai/ronbunshou.html
http://www.kit.ac.jp/campus_index/life_fee/report/
