Powered by SmartDoc

制限

想定している設計フロー

STで想定しているのは,大学で設計されるLSIのように,設計,シミュレーション,テストを自前ですべて行わなければならないような環境です.また,ちょっとした回路記述を気軽にシミュレーションして見たいというような場合に非常に便利です.ただし,プロセッサ等の自律的に動作するものには向いていません.

テスタによるテストは良品,不良品の分別に使うようなテストではなく,あくまでも試作LSIの動作確認用であると仮定しています.

Perlを用いてテストベンチを生成していますので,動作はそれほど早くはありません.ループ等を用いて大量のテストベクタを生成する場合には,非常に時間がかかります.

信号値

STで扱える信号値は,ディジタル信号です. 0は,ローレベル, 1はハイレベル, Xは不定値, Zはハイインピーダンスを表します. X,Zは大文字で指定します.多ビットのバス信号に対しては,任意の正の整数を使用することができます.

信号のビット幅

Perlの制限で, 32ビット以上のバスは扱えません. 64ビットバスを持つ回路をシミュレーションする場合は, 32ビットずつに分ける等の処置を行ってください.