

# GaN HEMT への基板バイアス印加による ZVS 動作領域の拡大に関する数値的検討

仲内謙吾\*, 高山創, 小林和淑, 新谷道広 (京都工芸繊維大学)

A Numerical Study on Expanding the ZVS Operation Range by Applying Substrate Bias to GaN HEMTs  
Kengo Nakauchi\*, Hajime Takayama, Kazutoshi Kobayashi, and Michihiro Shintani (Kyoto Institute of Technology)

**1. はじめに** GaN HEMT (High Electron Mobility Transistor) は、その高周波動作特性により電力変換回路の小型化および高電力密度化を可能とし、データセンタのサーバ電源等の大電力用途において導入が進んでいる [1]。特に、DC-DC コンバータの高効率化のため、ゼロ電圧スイッチング方式 (Zero voltage switching, ZVS) を採用した共振コンバータが広く用いられる。しかし、ZVS の成立には出力容量  $C_{oss}$  や負荷電流により定まる条件が存在し、軽負荷時にその動作条件を逸脱することによる効率の低下が問題となる [2]。他方、GaN HEMT は、その基板電位に負電圧を印加することで  $C_{oss}$  が減少することが知られており [3]、その活用により ZVS 動作領域を拡大できる可能性がある。本稿では、GaN HEMT への負の基板電位の印加による特性変化を模擬し、共振コンバータにおける軽負荷時の動作改善に対する有効性を回路シミュレーション上で検証する。

**2. 基板電位印加を模擬した回路シミュレーション**  
**< 2・1 > 基板電位印加による特性変化の再現** GaN HEMT として広く実用化されている GaN-on-Si 構造では、Si 基板に負電位を印加した際、バッファ層における電子トラップによる実質的な  $C_{oss}$  の減少とオン抵抗  $R_{on}$  の増加が報告されている [4]。  $C_{oss}$  の減少は ZVS 動作領域の拡大に有用である反面、  $R_{on}$  の増加は導通損失の増大を招くため、その回路動作への影響を検証する必要がある。本稿では、先行研究を参考に、100 V 定格の GaN HEMT における  $-100$  V の基板電位印加による特性変化を、  $C_{oss}$  は 40% 減、  $R_{on}$  は 40% 増として模擬を行う [3, 4]。市販の GaN HEMT (EPC2001C) の SPICE モデルを元に、上記の特性変化を模擬したトランジスタの等価回路を作成した。図 1 に、基板バイアスの有無による特性変化を模擬した  $C_{oss}$ - $V_{ds}$  特性を示す。基板電位の印加によるオン抵抗の増加は、データシート [5] に記載の  $R_{on}$  (Typical 値) の 40% に相当する  $2.24$  m $\Omega$  の固定抵抗を素子に直列接続することで模擬する。

**< 2・2 > シミュレーション設定** 基板電位印加による共振コンバータ動作への影響を、市販回路シミュレータ (SIMetrix ver. 8.20) を用いて検証する。図 2 に示すハーフブリッジインバータ回路を対象とし、表 1 に示す回路パラメータを使用する。この回路は、ZVS 条件を満たすとき、ターンオン時に ZVS を達成する。基板電位の有無に対して、負荷抵抗  $R$  によって出力電流の振幅を掃引し、ZVS 動作領域の拡大に対する有効性を検証する。

**3. シミュレーション結果** 図 3 に、インバータの入出力電力から計算した電力変換効率を示す。基板電位の印加により、軽負荷における効率の向上が確認できる。図 4

表 1 使用する回路パラメータ。

Table 1. Utilized circuit parameters.

$L$	$C$	Switching freq.	$V_{DC}$	Duty ratio
14.3 $\mu$ H	923 pF	1.39 MHz	100 V	43 %




図 1 模擬した  $C_{oss}$  特性。  
Fig. 1. Reproduced  $C_{oss}$  characteristics.




図 3 電力変換効率の比較。  
Fig. 3. Power conversion efficiency comparison.




図 2 シミュレーション対象回路。  
Fig. 2. Simulated circuit.




図 4 損失内訳の比較。  
Fig. 4. Loss breakdown comparison.

に、1 スイッチング周期内での GaN HEMT における損失の内訳を示す。基板電位の印加により ZVS 動作領域が拡大し、軽負荷時のターンオン損失が減少している。加えて、  $R_{on}$  の増加による導通損失の増加は、軽負荷においては影響が軽微であることがわかる。以上の結果から、GaN HEMT の基板電位の印加による ZVS 動作領域の拡大と、軽負荷での電力変換効率の改善を確認した。

**4. おわりに** 本稿では、GaN HEMT への基板電位の印加によって  $C_{oss}$  が減少することに着目し、共振型コンバータへの適用可能性を検証した。基板電位印加による特性変化をシミュレーション上で模擬し、検証を行った結果、軽負荷領域における ZVS 動作領域の拡大と効率改善を確認した。今後の課題として、実際の共振型コンバータに本手法を適用し、有効性を実験的に評価する。

謝辞 本研究は JSPS 科研費 25K17592 の助成を受けたものである。

文献

[1] M. Buffolo, *et al.*, IEEE Trans. Electron Devices, **71** (3), 1344–1355 (2024). [2] J. W. Kim, *et al.*, IEEE Trans. Power Electron., **29** (4), 1562–1566 (2014). [3] J. Zhuang, *et al.*, Proc. WiPDA'18, 130–133 (2018). [4] S. Yang, *et al.*, Proc. ISPSD'17, 101–104 (2017). [5] EPC Corp., EPC2001C Datasheet (2025).