

2009年11月VDECリフレッシュ教育

京都工芸繊維大学

小林和淑

どうして電卓なの?

- ◆ その場で10キーを使って動かせる。
- ◆ プロセッサだと、プログラムを考えたり、メ モリとのインタフェースが必要
- ◆ただし、入力が非同期に入るので、同期変換しないといけない。

◆簡単なようで奥が深い。



◆計算機は2進数だが、人間は10進数

- BCD: 10進数を2進数であらわす
 - 94 = 101_1100 2進数の場合

1001(9)_0100(4) BCD**の場合**

◆ BCDで計算することも可能だが、面倒

◆ 入力でBCDを2進数に変換し、出力を再び10進数に変換する。2進数で計算できる。

HDL(Verilog-HDL)の記述例(1)



 ♦ 8ビットの入力値 の累算回路のRTL
 記述

```
module accum(OUT,A,B, CLK,RST);
 input [7:0] A,B;
 input CLK,RST;
 output [31:0] OUT;
 reg [31:0] R0,R1;
 always @(posedge CLK or negedge RST)
  if(!RST)
         begin
            R0<=0;R1<=0;
         end
  else
         begin
           R0<=R0+A;
           R1<=B+R0;
         end
    assign OUT=R1;
endmodule
```

HDLのメリット

◆並列に動くものが簡単に書ける CLK - ふたつの加算器 A[7:0] R0[31:0] RST ◆ ビット幅の変更が容易 CLK R1[31:0] B[7:0 RST ◆ 動作がわかり易い OÙT - 論理ゲートの回路はわからない ◆ シミュレーション(動作検証)がゲートレベル より高速

HDLのメリット(2)



FPGA回路 (ボード)の仕様



BCD2桁入力2進記憶回路

10キーを2回押して、2桁の10進 数を入力する回路を設計

BCD2桁入力2進記憶回路

プッシュスイッチから与えられたBCDを2進数に変換して保存する

module名	binshiftreg	
入力ピン	<pre>decimal[9:0]</pre>	10キーからの入力 decimal[0]が0キー,
		decimal[9]が9 キーに対応.
	CE	入力をクリア
	CLK, RST	クロックとリセット
出力ピン	out[6:0]	格納した数の2進数出力. binledへ渡す.

BCD2桁入力2進記憶回路



処理の流れ

1. 10キーの入力を2進数に変換(dectobin)

● function文で実現

2 2進数をレジスタに入力。

- 前の入力に10をかけて現在の入力を入れる。
 入力 2,1 → 表示 21
- alwaysブロック
- 3. 10進数に変換して出力
 - assign文+外付け回路(binled)

入出カポートの定義

```
module binshiftreg(out,decimal,CLK,RST,CE);
// 出力ポート、入力ポートの順に書くほうがよい
output [6:0] out;
input [9:0] decimal;
input CLK,RST,CE;
// ↑ input, outputの定義はビット幅毎に
endmodule
```

functionとassignによる組み合わせ論理回路



同期順序回路の記述

- always @(posedge CLK or negedge RST)
 - クロック(CLK)の立ち上がりと、リセット(RST)の 立下りに常に反応する。(非同期リセットつきD-FF)
 - RSTは回路構成上の都合で、0のときにリセットが かかるのが普通



同期順序回路の記述(2)

```
module ff (out, in, CLK, RST);
    input in,CLK,RST;
    output out;
    reg out;// 記憶素子はreg型
    always @(posedge CLK or negedge RST)
        if(!RST) //リセットの場合
             out<=0;
        else
             out<=in;
endmodule
```

信号(変数)の型とビット幅



ブロッキング代入とノンブ ロッキング代入

◆ Verilogでの代入には2種類ある
 <=: ノンブロッキング代入(そこで処理をとめない (blockしない). 現時間のイベントをすべて評価していっせいに実行
 =: ブロッキング代入(そこで処理をとめる). その時点で実行



module blocking;			
reg a,b;			
initial			
begin (値は交	換		
a=0;b=1;			
#10	6.		
a=b;b=a;			
#10			
\$finish;			
end			
initial			
<pre>\$monitor("a=%b,b=%b",a,b);</pre>			
endmodule	\$monitor("a=%b,b=%b",a,b); odule 17		

DFFの動作(ノンブロッキング 代入)







ノンブロッキング代入

- ◆ always @(posedge CLK or negedge RST)内では必 ず、ノンブロッキング代入文を使う
 - ブロッキング代入を使うと、RTLと合成後の回路 の動作が合わないことになる
 - D-FFの動作はノンブロッキングだから!!
 - assign文の代入には、ノンブロッキング代入は使 えない
- ◆ 順番を入れ替えても結果は変わらない!
 ◆ alwaysを使った組み合わせ回路の場合は、ブロッキング代入を使う



- ◆ register(ディジタル回路ではDFF)は、reg型で定義
- ♦ binshiftregに必要なレジスタ
 - count:入力されたキーの数を数える
 - REGA: BCDを2進化した数を格納する
- ◆ それぞれのビット幅を最適に決める!
 - count: 2回入力されたら終わりなので、3まで数えられればよい。
 2ビット必要
 - REGA: 10進2桁(100)まで格納できればよい。2⁷=128まで必要。7 ビット必要



数値演算を行う場合は、 MSB>LSB, LSB=0が必須条件

alwaysによるレジスタ記述

```
always @(posedge CLK or negedge RST)
                                非同期リセット
 if(!RST)
  begin
  REGA<=0;count<=0; ← 初期化
                             リセットによる初期化
  end
 else if((decimal != 0) && (count < 2))
  begin ↑ decimalが0でなく(入力がある), countが2未満なら
  REGA<=(REGA*10)+d; ← REGAを10倍してdを足し, REGAに格納
  count <= count + 1; \leftarrow count を1あげる.
  end
 else if(CE)
                           動作
  begin
  REGA<=0;count<=0; ←CEですべてのレジスタをクリア
  end
```

assignによる出カポート接続

```
assign d=dectobin(decimal);
function [3:0] dectobin;
中略
endfunction
always @(posedge CLK or negedge RST)
中略
assign out=REGA;
```

- Verilogでは、module内に代入文は書けない。
 ×:out=REGA;, O assign out=REGA;
- ◆ 出カピンはreg型で定義可能
 - その場合は、同じ変数名になるのでassign文は不要
 - ただし,同じビット幅で定義する!
- ◆ 入力ピンはreg型で定義できない
 - 入力は配線で接続されており、常に外から与えられるので



- ◆ 非同期入力をそのまま同期回路に入れると、誤動作 を起こす。
 - メタステーブル: 一時的に発振する
- ◆ 入力は1クロックのみアクティブなほうが回路が書き やすい。
- 例: INが1になったらカウントアップ

always @(posedge CLK)

if(IN==0)

0である.

else if(IN==1)

```
if(その前が0だったら)
```

カウントアップ



always @(posedge CLK)

if(IN==1)

カウントアップ





out _



ここで次段の入力となる。

時間



binshifttop(最上位回路)の設計

◆構成要素

- 同期化回路
- binshiftreg
- 出力変換回路(binled)
 - »2進出力を10進に変換し、さらにLEDへの出力に変換
- ◆構成要素をインスタンスとして階層的に記述 する。
 - インスタンス:回路の中のサブ回路
 - 適切な階層分割が回路の可読性を高める。

binshifttopの設計

```
module binshifttop (push,ledl,ledh,CLK,CE,RST);
 input [9:0] push;// 10キー.
 input CLK,RST,CE;
 output [6:0] ledl, ledh;
wire [6:0] out;
 wire [9:0] pushout; //←内部バスの信号定義
 wire CEout; //1ビットのワイヤでも必ず定義
 syncro #(1) I3(.in(CE),.out(CEout),
                    .CLK(CLK),.RST(RST));
 syncro #(10) I2(.in(push),.out(pushout),
                    CLK(CLK), RST(RST));
 binled I1(.in(out),.ledl(ledl),.ledh(ledh));
 binshiftreg IO(.decimal(pushout),.CLK(CLK),
    .RST(RST),.CE(CEout),.out(out));
endmodule
```





binshiftreg I0(.decimal(pushout),.CLK(CLK),.RST(RST),.CE(CEout),.out(out));

- ◆ binshiftreg: 使用する回路のmodule名
- ♦ I0: インスタンス名 上位回路中で一意
 - 同じmoduleが階層中に1個しか使わないのなら, module名と同じでよい
- ◆ .decimal: 下位回路のピンの名前
- ◆ (pushout): 上位回路のネットの名前

書式

LowerModule InstName(.LowerModulePin(UpperModuleNet),..);

階層的な回路の記述

module moduleA (in,out,CLK,RST); input in,CLK,RST; output out; endmodule

module moduleB (decimal, CLK, RST, CE, out); input decimal, CLK, RST; output CE, out; endmodule



moduleB

OU

CLK

in

◆ この二つのモジュールを回路中で接続したい。

階層的な回路の記述2



インスタンス名 上位モジュールの信号名 <u>moduleA IO(.in(push),.out(pushout),.CLK(CLK),.RST(RST));</u> モジュール名 下位モジュールのピン名 moduleB I1(.decimal(pushout),.CLK(CLK),.RST(RST),

.CE(CEout), out(out));

parameterによる可変長回路

```
module syncro(out,in,CLK,RST);

parameter WIDTH = 1;//パラメータと初期を定義

input [WIDTH-1:0] in;// 入力ピンをパラメータ化

output [WIDTH-1:0] out;

input CLK,RST;

reg [ WIDTH-1:0] q0,q1,q2;

.....

endmodule
```



🔶 書式 :

parameter 名前=初期值;

上位回路でのパラメータの指定

- ♦ Verilogでは、上位moduleから下位moduleのparameterを与える 方法が2種類存在
 - defparam文を使用する
 - #(param1, param2, ...)で指定する。パラメータは, module内でparameter 文で宣言した順番
 - シミュレータ、合成系によって、サポートしている場合としていない場合があるので注意

module binshifttop (push,ledl,ledh,CLK,CE,RST);	module binshifttop (push,ledl,ledh,CLK,CE,RST);
defparam binshifttop.I2.WIDTH=10;	syncro #(1) I3(.in(CE), .out(CEout),.
defparam binshifttop.I3.WIDTH=1;	CLK(CLK),.RST(RST));
syncro I3(.in(CE), .out(CEout),.	syncro #(10) I2(.in(push),.out(pushout),.
CLK(CLK),.RST(RST));	endmodule
syncro I2(.in(push),.out(pushout),.	
endmodule	

#(param1, param2)

31

defparam

シミュレーションによる動作確認

- ◆ あらかじめ、GUIを用いたテストフィクス チャを用意
 - C言語によりverilogシミュレータを拡張(PLI)
- ◆ WEBよりダウンロード
- ◆ verilogに必要なファイルをすべて引数で与える
- ◆ GUI上のLED出力により確認

gtksim.sh binshiftsimgtk.v binshifttop.v binshiftreg.v other.v

文法エラーのチェック

◆シミュレーションを実行する前に、文法エ ラーがないかを先にチェックしておく

- ほとんどすべてのverilogシミュレータで-cオプショ ンにより、コンパイルのみを実行可能

binshiftregのみのチェック

% verilog –c binshiftreg.v

全体のチェック

% verilog –c binshifttop.v binshiftreg.v other.v



- ◆ 各ボタンはボード上のボタン
 に対応
 - ただし、Qをのぞく
- ◆シミュレーションの終了はQ
- ◆ RSTはボードのRSTボタンに対 応
- ◆ 左上のLEDは、電卓のオーバー
 フロー表示用





◆うまく動作しない場合は、シミュレーション終 了後に波形ファイル(binshiftsim.vcd)をsimvisionを用 いて表示する。

% simvision binshiftsim.vcd

- binshiftsimgtk.vの\$monitor文に見たい信号を追加しても良い
 - 同じmodule内に複数の\$monitorを書いてもひとつしか 有効にならないので注意。

QuartusでのRTL確認方法


演算回路の実現

加算機能を付加します。

演算回路の実現

- ◆ 10+25=が実現できるようにする
- ◆ REGAのほかにもうひとつREGBを用意

◆ 手順



演算回路ブロック図



演算回路のVerilog-HDL記述

◆ 先ほどのbinshiftregを改造する。

- binshiftreg.vをenzan.vにコピー

module *enzan*(decimal, *plus, equal*, CLK, RST, CE, out);

↑ module名を必ず変更する

input [9:0] decimal;

input CLK,CE,RST,*plus,equal*; ←ピンの追加

中略

endmodule



+キーに対する動作追加



=キーに対する動作の追加

```
=が押されると、加算を行う。
```

```
always @(posedge CLK or negedge RST)
begin
if(!RST)
中略
else if(equal) //← =キーが押されたら
begin
count<=0;
REGB<=REGA+REGB;//←REGA+REGBをREGBに格納
end
```





◆ =が入力されたことを覚えておくレジスタが





```
reg equal_reg; 定義
always @(posedge CLK or negedge RST)
中略
 if(!RST)
  begin
   REGA<=0;REGB<=0;count<=0;
   equal_reg<=0;←初期化
  end
else if(equal)
  begin
   count<=0;
   REGB<=REGA+REGB;
   equal_reg<=1; ← =が押されたら1にする.
  end
 assign out=(equal_reg==0)?REGA:REGB;
  ↑ equal_reg==1ならREGBを出力(selector)
```

44

Verilog HDLを記述する上での注意

- ◆ 常に回路を意識して記述する
 - 回路にならない記述はシミュレー ションできても合成できない
- ♦ 例えば,
 - 複数のalwaysブロックで同じreg型 変数に代入する
 - moduleの外に出ていない信号を他のmoduleで使用する
 - » Verilogではmodule内部の信号は、すべ てローカル変数

always @(posedge CLK or negedge RST)			
begin			
a<=b; 駄目な例			
end			
always @(posedge CLK or negedge RST)			
begin			
a<=c;			
end			

function 文の 落とし 穴

- ◆ function内では, inputで定義した変数のみ使用が許 されているはず。
 - module内で定義されている変数を使ってもシミュレー ションは動くが、動作が変になる
 - input文で宣言する変数も、module内で使用していない
 ものに

module m(a,b,c);	_ / >	module m(a,b,c)	• /
input a,b;	こちら	input a,b;	
output c;	は駄目	output c;	こちら
function fa;		function fa;	(tOK
input a; //同じ変数名は(input ai,bi;		
fa=a+b; //bはmoduleの入	カ	fa=ai+bi;	
//module内で使用している [.]	信号は使用しない	endfunction	A (
endfunction			40

alwaysを使った組み合わせ回路

 ◆ assignではかけないよう な複雑な組み合わせ回 路を記述できる

- ◆気をつけないと意図し ないラッチが生成され る
 - ブロック内部で利用す る信号はすべてalways@
 の後に列挙
 - case文を利用する場合は、
 すべての場合を列挙す
 る

module combi (out,sel,a,b); input [1:0] sel; input a,b; output out; out;//必ずreg型にする req always @(sel or a or b) //すべての信号を列挙 begin case (sel) 0: out=a&b; 1: out=a|b; 2: out=a^b: default: //すべての場合を列挙 out=~a; endcase // case(sel) end // always @ (sel or a or b) endmodule // combi

ラッチの生成

◆ 同期回路にラッチは不要!

- ラッチとは、クロックに同期しないで値を保持す る素子のこと

◆ always文で組み合わせ回路を書くと、ラッチが生成されることがある。



Verilog-HDLにおける組み合わせ回路

◆ always文, function文のどちらかで記述する

- functionの場合、代入されるネットはwire型

- alwaysの場合、代入されるネットはreg型
- ◆ 単一出力の場合は、function文で記述するほうが簡単
- ◆ 複数出力の場合は、alwaysを使ったほうが簡単
- ◆ always文で記述するとラッチが生成される場合があるので注意

- 詳細は越智先生の資料を参照

- ◆ 必ずすべてのネットをwireで定義する
 - 1ビットのwireは定義しなくても使用できるが、バグの温床に なるので必ず定義する。
 - 最近のシミュレータ, 合成系は定義していないとエラーになる場合もある。
 - wire [3:0] d;を消しても、正常にシミュレーション可能(verilog-xl ではwarningすら出ない)

非同期リセットと同期リセット の混在



- ◆ 非同期リセットと同期リセットの混在は合成不可
 現実のFFでは不可能だから
- ◆ 非同期リセットは電源投入時、誤動作時の初期化にのみ用いる。(PCのリセットボタン)
- ◆ 動作中の初期化は同期的に行う。(PCではCtrl-Alt-Del)

enzan, enzantopの設計(演習5.7, 5.8)

- ◆ binshiftreg.v, binshifttop.vをそれぞれコピーする。
 % mkdir enzantop
 - % cd enzantop
 - % cp ../binshifttop/binshiftreg.v enzan.v
 - % cp ../binshifttop/binshifttop.v enzantop.v
- ◆ module名を変えるのを忘れないようにする。

演算回路のシミュレーション

◆ シミュレーション方法

- enzansimgtk.vをダウンロードして実行する

gtksim.sh enzansimgtk.v enzantop.v enzan.v other.v



演算回路を電卓にします。



入力	表示	
12	12	
+	12	+を押してもそのまま
20	20	次の数字を押せば変化
+	32	2回目の+でその前の加算を実行
5	5	
=	37	
20	20	新しく演算を始める
+	20	
5	5	
<pre>_ =</pre>	25	

- ◆ 演算回路では、加算は=を押した時点しか行って いない。
- ◆ 電卓では次の値を入力するまで、前の値を表示する。

54



◆-99から99までの値を取り扱う。

◆加算と減算が可能である。演算は+,一,= キーを押した時点で行い,10キーから次に入 力があるまで,現在の入力もしくは演算結果 をLEDに表示する。

◆加減算の結果が-99より小さいか、99を超える 場合、オーバーフローLEDを点灯させて、動 作を停止する。

◆ 累算ができる。

減算および負の数の取り扱い

- ◆ 負の数は2の補数で取り扱う
- ◆ 2の補数=ビット反転+1
 - 正の数を表すのに必要なビット数+1で表す。
 - C言語では
 - » char 符号付8ビット -128~127まで
 - » unsigned char 符号なし8ビット 0~255まで

◆ 最上位ビットは符号ビット

例題 8ビットで表現するときの-25 25=0001_1001 → ひっくり返して1110_0110 →1を足して 1110_0111

Verilogにおける負の数の取り扱い

- ◆ Verilogでは、reg型で明示的に負の数が扱えな かった
 - したがって、教科書の記述のように、面倒なこと をしないといけない
- ◆ それを解消するために、Verilog 2001が制定
 - signedによる負の数の取り扱い
 - 多次元配列
 - その他
 - 詳しくは、"VERILOG 2001" by Stuart Sutherland, Kluwer Academic Publishers

signedによる負の数の取り扱い

- ◆ reg型、wire型は、そのままでは負の数の評価 ができない。
- ◆ signedをつけると負の数で評価可能

```
reg signed [4:0] A;
reg [4:0] B;
if(A<-10) 〇評価可能
lf(B<-10) ×評価不可能: 常に成立するか, 常に不成立
```

signed拡張ありの負の数の取り扱い

演習5.9(図5.15)の修正版

```
module inverse:
 reg signed [4:0] A,B,C;
initial
  begin
  A=3;B=-2;
    $display("A=%d,%b, B=%d,%b",A,A,B,B);
    C=8-5: //←結果は3
   #100
    C=5-8: //←結果は-3
   #100
    C=-10-8; //←結果は-18(オーバーフロー)
   #100
    C=10+10; //←結果は20(オーバーフロー)
  end
 initial
   $monitor("%d: ",$time,"C=%d, %b",C,C);
endmodule
```

演習5.9 シミュレーション結果

```
A= 3,00011, B=-2,11110 // 2の補数で格納

0: C= 3, 00011 // 8-5

100: C=- 3, 11101 // 5-8

200: C=14, 01110 //-10-8;

300: C=-12, 10100 //10+10;
```

ここで、演習5.9の修正版をシミュレーションしてみ よう!

60



- ◆ 負の数を正しく表示するには最上位ビットの 値で判断する。
- ◆ただし、オーバーフローしたら駄目
- オーバーフローしないようにビット幅を決める。
- ♦ signedを使う上での注意点
 - 現在はほとんどすべてのツールがsignedをサポー トしている
 - 一部の古いツールではサポートされていない場合 もあり



◆ REGAとREGBをうまく制御する。



LEDに表示する側

62



- ◆10キーからの入力をREGAに格納する.REGA をLEDに出力
- ◆ +, -キーが来たら, 前回入力された+, -キーにしたがって, REGA, REGBの演算を実行して, REGBに格納する. REGBをLEDに出力する.
- ◆ 10キーからの入力があった時点で, LEDへの出 力をREGA にする.
- ◆ +, -, =キーで, REGA とREGB の演算を実行して, REGB に格納する.





設計手順

◆ module 部の記述を行う。

- enzan.vをコピーしてもよい。
- ◆状態遷移機械を記述する。
 - 状態遷移をリセットの次に記述
- ◆各状態での動作を記述する。
 - 状態と入力によるレジスタの動作、その後の 状態遷移
- ◆ 出力の部分の論理を記述する。

module 部の設計

◆ 必要なレジスタの決定

- REGA: 入力用 0~99まで 7ビット
- REGB: 計算結果格納 演算
 結果は-99-99=-198,
 99+99=198まで 9ビット
- add_or_sub: 演算が加算か 減算か覚えておく 1ビッ ト



LEDに 表示 する 側

66

<u>演習5.11記述に必要なレジスタを決定</u>

◆ REGA: 0-99までなので、7bit

- ◆ REGB: -99-99=-198, 99+99=198が最小値と最大値
 - 198は8bitで表現可能なので、8+1=9bit必要
- ◆ add_or_sub: 演算が+かーかを覚えておく。+かーの2つなので、1bitでOK
- ◆ count: binshifttop, enzanと同じく2bit
- ◆ enzan.vのequal_regは不要



◆ 表示する値にあわせて、状態を作成する。

動作	LED への出力	状態
10 キー入力時	10 キーからの入力値 (REGA)	DECIMAL
+,-,= 入 力時	演算結果 (REGB)	OPE
オーバーフロー時	オーバフロー (overflow) を示す LED を点灯	HALT



68

演習5.13 状態の記述

◆ `define文を使って、 状態を名前で定義す る。 define の 前 は バッククオーテショ ン(日本語キーボー ドではshift+@) ◆ 状態遷移による条件 分岐をリセットの次 に高い条件とする。

```
define DFCIMAL 0
define OPE 1
define HALT 2
reg [1:0] state; ←2ビットで定義する。
if(!RST)
     begin .... end
else begin
 case(state)
       DECIMAL:
       OPE:
```

各状態での動作の決定



演習5.14 DECIMAL状態の記述

```
◆ 10キーを押されてい
る間はenzanと同じ
◆ plus, minus, equalが押さ
れたら、演算を実行
してOPEに遷移
```

- 演算はadd_or_subの値 により決まる。
- 演算実行と同時に add_or_subを書き換え

```
case(state)
DECIMAL:
begin
 if((decimal!=0) \&\& (count < 2))
 enzanと同じ
else if(plus || minus || equal)
 begin
  if(add_or_sub==0)
    REGB<=REGB+REGA:
  else
    REGB<=REGB-REGA;
  if(plus)
    add or sub <= 0;
  else if(minus)
    add_or_sub<=1;
  state<=`OPE:
 end
```

リソースシェアリング(資源の共有)

- ◆ 同時に使用しない演算器を共有する。
- ◆記述の仕方によって、共有されたりされな かったりする。
- **例** REGB<=(add_or_sub==0)?REGB+REGA:REGB-REGA;

◆add_or_subの値で、減算か加算か切り替える
◆加減算は同時に行わないので、加算器ひとつ
で実行できる
リソースシェアリング(2)

◆加減算器の3つの書き方

REGB<=(add_or_sub==0)?

(i)

REGB+REGA:REGB-REGA;

if(add_or_sub==0)

```
REGB<=REGB+REGA;
```

```
else if(add_or_sub==1)
```

```
REGB<=REGB-REGA;
```

(ii)

REGB<=

REGB+((add_or_sub?)?REGA:(~REGA+1)

リソースシェアリング(3)

- ◆ 記述・ツールによって生成される回路はまちまち
- ◆ Design Compilerだと(I), (ii), (iii)ともに(b)となる。
- ◆ Synplify_proだと、(i), (ii)のみ、(b)になる。
- ◆ ツールが賢くなってきたので、あまり気にしなくても よくなってきている



<u>演習5.15 OPE状態での動作</u>

```
    ◆ 演算がオーバーフロー
していれば、HALTに遷移
    ◆ 10キーが押されると10
キーの値をREGAに移して、DECIMALに遷移
    - countも1に戻す
```

```
OPE:
begin
if((REGB>99)||(REGB<-99))
state<=`HALT;
else if(decimal)
begin
REGA<=d;
count <= 1;
state<=`DECIMAL;
end
end
```

負の数による条件判断

◆ REGB(9ビット)のオーバーフロー判定

- -99より小さいか、99より大きい
- もともとの記述は、教科書の図5.28の点線部分
- これが、if((REGB<-99)||(REGB>99))でOK!
- signedにより非常に簡単に
- 負の数の場合は、出力(out)を2の補数化して正の値に戻して、LEDに出力
- 条件判断は if(REGB>=0)でOK。

演習5.16 HALT状態

```
    ◆ CEにより、
DECIMALに遷移
    ◆ すべてのレジスタ
を初期値に戻す!
```

```
`HALT:
begin
 if(CE)
   begin
    REGA<=0;
    REGB <= 0;
    add_or_sub<=0;
    count<=0;
    state<=`DECIMAL;
   end
end
```

<u>演習5.17 各出力の論理</u>

◆ sign, out, overflowの各出力を各レジスタ値、状態により記述

◆ signedにより、outの記述もfunction不要

```
assign out=(state==`OPE)?
((REGB>=0)?REGB[6:0]:~REGB[6:0]+1):
REGA;
```

```
assign sign=(state==`OPE)?REGB[8]:0;
```

```
assign overflow=(state==`HALT)?1:0;
```

演習: calctop.v

- ◆ enzantop.vに、sign, minusを足すだけ
- ◆ ただし、ボードの仕様による変更あり
 - 今回使っているボードは, LEDをドライブしない と点灯する。
 - calctop.vの出力ピンが, signではなく, ledsign[6:0]
 - ledsignの使わないピンを無理やり0に assign ledsign[5:0]=0;



- ◆現在の回答例では、=の後に演算を続けることができません。
 - 60+5=-5ができない
 - こちらは数行加えると修正可能
- ◆=の後に新規に演算を行うこともできない
 - 60+5=60-5ができない
 - 10キー入力が=を押した後か、+-を押した後かを判 断する必要あり
 - » enzan.vのequal_regを利用する。

Verilog Simulator

- ◆ Cadence社 verilog-xl, ncverilog(高速なverilog simulator)
 - VDECのメディアではIUS, LDVに含まれる
 - 波形を見るのはsimivision
- ♦ Synopsys社 vcs
 - VDECのメディアでは、vcsに含まれる
- ◆ Mentor Graphics社 modelsim
 - VDEC**のメディアでは**, Modelsim
 - XILINX, ALTERAのFPGAソフトに機能限定版
- ◆ Plagmatic C社 GPL Cver
 - GPLライセンスにより、フリーで利用可能
 - Windows(cygwin), linux, Solaris, OS Xなどで動作
 - 波形を見るのはgtkwave
- ◆ Veritakwin (菅原システムズ)
 - 純国産Verilogシミュレータ
 - 無料で使えるCQ版もあり<u>http://verilogician.net/tools/Veritak/CQ_Version/</u>

System Verilog

◆ VerilogにVHDL, C++の要素を加えた規格

- ♦ Verilogの持つあいまい性を徹底的に排除
 - Verilog: always文は、組み合わせ回路、順序回路の両 方を記述可能
 - System Verilog: always_comb, always_ff
 - logic: wire, regを統合した信号タイプ
- ◆既存のVerilogとの互換性を維持
- ◆ SystemVerilog 対応状況
 - Design Compiler, ncverilog, Quartusなどすでに対応済み
 - 詳しくは, www.systemverilog.org







- RTL設計に関するさまざまな規約, 推奨記 述法などを紹介
- SystemVerilogによるLSI設計(SystemVerilog for Design – A Guide to using SystemVerilog for Hardware Design and Modeling
 - SystemVerilogの記述法





- 本演習は、WindowsのPCが1台あれば、評価用のラ イセンスを入手して、実際の設計までの流れを 実習して頂くことが可能である
- ◆ 詳しくは配布資料参照

http://kazunoko.kuee.kyoto-u.ac.jp/~kobayasi/refresh

- ◆ 動作をよく考えて、電卓を作ってみよう。
- 市販の電卓とまったく同じ動作のものを作るの は結構大変
- がんばって回路を小さくしてみる。
 - 乗除算を加えるとか、自分なりに改造する。 84