Powered by
SmartDoc
リフレッシュ教育資料
>>
リフレッシュ教育資料
2003年12月8日-11日
Kazutoshi Kobayashi (kobayasi@ieee.org)
目次
はじめに
演習の進め方
演習問題, 回答等の配布
例題による演習
FPGAの合成から配置配線までの流れ
Verilog-HDLシミュレーション
FGPA CompilerIIによる論理合成
MAX+plusIIによるFPGAデバイスの配置配線
MAX+PLUS2による配置配線
ボードへのダウンロード
電卓設計演習
5.3節 2桁のBCDを入力して内部で2進数で保存する回路の設計
シミュレーションの方法
FPGA CompilerIIを用いたbinshifttopの合成
max+plus2を用いた配置配線とボードへのダウンロード
5.4節 演算回路
シミュレーションの方法
5.6節 電卓の設計
シミュレーションの方法
FPGAボードの仕様
ボードの構成
ボードピン接続表
7セグメントLED
クロック周波数
プッシュスイッチ
注意点
シミュレーションを会社や学校で行うためには
はじめに
シミュレータ
Modelsim on Windows
Modelsimの入手
GTK+のインストール
電卓用ライブラリのインストール
Verilog-XL on Solaris
GTK+他のインストール
ライブラリのインストール
実行シェルスクリプト
Verilog-XL on Linux
ライブラリのインストール
実行シェルスクリプト
PLIファイルのソース
リフレッシュ教育資料
>>