ストレス分離スターブ型発振器を用いた 経年劣化現象の実測評価

戸田 莉彩¹ 岸田 亮² 小林 和淑³ 松浦 達治¹ 宮内 亮一¹ 兵庫 明¹

概要:集積回路に用いられる MOSFET の微細化に伴い,バイアス温度不安定性(Bias Temperature Instability, BTI) などの経年劣化現象による信頼性問題が顕在化している.本研究では,ストレス分離ス ターブ型リングオシレータ(RO)を用いて BTI の実測評価をする.ストレス分離スターブ型 RO には, 被測定スターブ素子(DUT)と11段 RO の両方が劣化する構造と,DUT は劣化せず11段 RO のみが劣 化する構造がある.この2つの構造で同時に測定を行い,経年劣化量の差分を出すことで,DUT である 1 つの PMOS で発生する BTI による劣化量を求めることができる.DUT の劣化率は1.75V に対して, 2.5V で 2.82 倍, 2.25V で 2.14 倍, 2.0V で 1.89 倍大きくなり,電源電圧に対し線形性をもって増加した.

Measurement Evaluation of Aging Degradation Phenomena Using Stress Separation Starved Oscillators

Risa Toda¹ Ryo Kishida² Kazutoshi Kobayashi³ Tatsuji Matsuura¹ Ryoichi Miyauchi¹ Akira Hyogo¹

Abstract: As MOSFETs used in integrated circuits continue to shrink in size, reliability problems caused by aging degradation phenomena such as bias temperature instability (BTI) are becoming more apparent. We measure and evaluate BTI using stress separation starved ring oscillators (ROs). There are two types of stress separation starved ROs: the structure degrades both the DUT and the RO, and the other structure degrades only the RO without any degradation of the DUT. Simultaneous measurement is performed with thes two structures. By subtracting the amount of degradation over time, the amount of degradation due to BTI in DUT (one PMOS) can be determined. The degradation rate of the DUT is 2.82 times larger at 2.5 V, 2.14 times larger at 2.25 V, and 1.89 times larger at 2.0 V, compared to 1.75 V. BTI-induced degradation increased linearly with supply voltage.

1. はじめに

大規模集積回路 (Large Scale Integration, LSI) で用いら れる電界効果トランジスタ (Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET) は、1960 年代に実用 的に使用され、現在も多くの電子機器に使用されている. ムーアの法則に従って、時代とともに MOSFET の微細化 が進み、集積率と性能が指数関数的に向上している [1]. こ

 1
 東京理科大学

 Tokyo University of Science

 2
 宣山県立士学

 2 富山県立大学 Toyama Prefectural University
 3 京都工芸繊維大学

Kyoto Institute of Technology

れに伴い,集積回路の小型化,高速化,低消費電力化が実 現されている.

一方で,MOSFET の微細化によって,集積回路の信頼 性問題が顕在化している.集積回路の信頼性とは,動作の 正確性を表す.その問題の1つの要因として MOSFET の しきい値変動が挙げられる.しきい値が変動すると,回路 が劣化し動作しなくなる場合がある.MOSFET のしきい 値変動を及ぼす経年劣化現象の1つとして,バイアス温 度依存性 (Bias Temperature Instability, BTI)が存在す る [2].

回路設計をする際に経年劣化によるしきい値の変動量を 考慮することで,集積回路の寿命を縮める可能性を小さく



図 1 PBTIの原理 Fig. 1 Principles of PBTI

できる.そのため,実際に BTI など経年劣化現象の影響を 測定によって評価することが重要となる.

BTI による影響の実測方法として、リングオシレータ (Ring Oscillator, RO)の発振周波数を用いる方法がある. 発振周波数の減少により、MOSFET のしきい値が増加し 劣化することを確認できる.

本論文では,ストレス分離スターブ型 RO を用いて,1 つの PMOS で発生する NBTI (Negative BTI) の影響を 実測評価する.

2. バイアス温度不安定性 (Bias Temperature Instability, BTI)

バイアス温度不安定性 (Bias Temperature Instability, BTI) とは,時間経過とともに ON 状態である素子の特性 が劣化する現象である.ゲート・ソース間に電圧がかか る (ストレス状態) ことでしきい値が変動する [3]. BTI は PMOS で発生する NBTI (Negative BTI) と NMOS で発 生する PBTI (positive BTI) に分けられる.

図1に PBTI の原理を表した MOSFET の断面図を示 す[4]. NMOS のゲート・ソース間電圧 (V_{GS}) が正である とき, ゲート酸化膜にある欠陥にキャリアが捕獲され, ゲー ト酸化膜に印加される実効的なゲート・ソース間電圧が小 さくなる.この影響により, チャネルを流れるキャリア の量が減少して, 同じ電圧を印加しても流れるドレイン・ ソース間電流 (I_D) が減少する.その結果,しきい値の大き さが増加して MOSFET の特性が劣化する. MOSFET に かかる電圧が高いほど,しきい値は劣化しやすい [5].

3. 測定回路

本節では, BTI を実測で評価するための測定回路につい て述べる.

3.1 ストレス分離スターブ型リングオシレータ

測定に用いるチップに搭載されている2種類のストレス 分離スターブ型リングオシレータについて述べる.







図 3 ストレス分離スターブ型リングオシレータの RODEG 構造 Fig. 3 Stress Separation Starved Oscillators (RODEG)



図4 ROで用いられる NOR Fig. 4 NOR used in RO

3.1.1 ALLSTR (ALL STRess) 構造

ストレス分離スターブ型リングオシレータの ALLSTR 構 造を図 2 に示す. この構造は, 被測定スターブ素子 (DUT, Device Under Test) と RO が劣化する.

ENB=0 で発振し, ENB=1 で発振停止しストレス状態 となる. 11 段 RO が発振停止してストレス状態のときに, STVG=1 とすることで DUT のみにより 11 段 RO の電源 電圧 (VDD_{RO}) を供給する. これにより, VDD_{RO} にほぼ VDD の電圧がかかり 11 段 RO が劣化する.また,DUT に NBTI が発生する.STVG=0 とすることで右の PMOS スターブ素子からも VDD_{RO} を供給し,より VDD に近 い電圧を VDD_{RO} に印加する.DUT の劣化によって RO の発振周波数が減少するため,発振時に STVG=1,スト レス時に STVG=0 とすることによって 3.1.2節で述べる RODEG 構造との差分を取ることで DUT のみの劣化を測 定する.

出力ピン YB の前に,出力負荷を一定にするためにイン バータを入れている.

3.1.2 RODEG 構造

ストレス分離スターブ型リングオシレータの RODEG 構 造を図 3 に示す. この構造は, RO のみが劣化する.

基本構造は ALLSTR 構造と同様である.STVG=0 (STVGB=1)のとき,DUTが off となりDUT に NBTI が 発生しない.発振時に STVG=1 とすることで,右の PMOS スターブ素子に発生する NBTI は発振周波数に影響しな い.ストレス時にこの PMOS スターブ素子によって,よ り VDD に近い電圧を VDD_{RO} にかけることができ,11 段 RO は劣化する.

3.2 11 段リングオシレータ

3.1 節に記載した 11 段 RO の構造について述べる.

RO は全ての段を NOR で構成している.図4に RO で 用いる NOR を示す.ソースが電源電圧(VDD)に接続さ れている PMOS のゲートが前段の出力に接続されている. 発振停止時に全段の出力が0となるため,この PMOS で NBTI が発生する.

3.3 測定回路の構成

本評価で測定したチップは 65nm プロセスであり, チッ プサイズは縦×横=2mm×3mm である. チップには ALL-STR 構造, RODEG 構造が各 56 個搭載されている. すべ ての出力がチップ内に搭載した 16-bit カウンタに接続され ており,そのカウンタを用いて 0 から 1 に立ち上がった回 数を RO の発振回数として数えることができる. 発振回数 を発振時間で割ることで発振周波数を算出できる. BTI に よりしきい値が変動すると発振周波数が減少するため,発 振周波数を測定して劣化を評価する.

4. 測定及び評価方法

本研究で用いる測定方法・評価方法について述べる.

4.1 測定方法

本研究の測定方法を図 5 に示す.測定は ALLSTR 構造 と RODEG 構造にそれぞれ 10,000 秒のストレスをかける. 10,000 秒のストレス中に計 108 回 RO を発振させる. 108 回の発振のうち,1~20 回目までは 10 秒間隔で,20~37



Fig. 5 Measurement method

回目までは 50 秒間隔で,38 回目以降は 125 秒間隔で発振 させる.また,1回の発振では 56 個の RO を順次発振させ る.本評価における各間隔1回あたりの発振周波数は 56 個 の RO の平均発振周波数を用いる.測定は温度を 105°C と し,電源電圧を 1.75V から 2.5V まで 0.25V 刻みで変える.

4.2 被測定スターブ素子の評価方法

被測定スターブ素子の劣化を、ALLSTR 構造と RODEG 構造の差分を取ることにより求める. ALLSTR 構造の発 振周波数変動率から RODEG 構造の発振周波数変動率を 減算することにより、DUT による発振周波数変動率を求 める. その発振周波数変動率を??節で後述するしきい値変 動量導出式を用いて、しきい値の変動量へ変換する. 同時 に測定した 2 つの構造の差分をとることで、環境変動によ る影響を取り除くことができる.

4.3 発振周波数からしきい値への変換方法

発振周波数の変動量としきい値変動量の関係は測定条件 によって異なる.そのためそれぞれの測定条件を用いて回 路シミュレーションを行い,測定で得られた発振周波数の 変動量をしきい値の変動量へ変換する.回路シミュレー ションを用いて BTI により劣化する素子のしきい値をシ ミュレーション上で変動させることで,どの程度の発振周 波数が変化するのかを求める.発振周波数変化分としきい 値変化分の関係式を求め,実測値を関係式に対応させるこ とでしきい値の変化量を得る.式(1)にしきい値変動量導 出式を示す.

$$\Delta V_{\rm th} = a \frac{\Delta f}{f_{10}} \tag{1}$$

ここで, ΔV_{th} はしきい値の変化量 [mV], *a* はシミュレー ションから導出するフィッティングパラメータ, *f*₁₀ はス トレスを与えて 10 秒後の発振周波数, Δ*f* は *f*₁₀ からの周 波数変動量を示す.フィッティングパラメータ *a* を導出す るために, DUT のみが劣化する場合しきい値が変化したと きにどの程度発振周波数が変化するのかをシミュレーショ ンする.温度を 105°C とし,電源電圧を 1.75V から 2.5V まで 0.25V 刻みでシミュレーションを行った.各電源電圧 における発振周波数の変動率としきい値の変動量の関係を 図 6 に示す.

シミュレーション結果から、発振周波数の変動率としき



図 6 しきい値変動のシミュレーション結果

Fig. 6 Simulation results of threshold voltage fluctuation

表 <u>1</u> 各電圧におけるフィッティングパラメータ a		
	電源電圧 [V]	フィッティングパラメータ a
	2.50	8.02
	2.25	6.83
	2.00	5.56
	1.75	4.52

い値の変動量は全て比例関係にあることがわかる.

シミュレーション結果を一次式でフィッティングし, フィッティングパラメータ a を導出する.図6のフィッ ティングパラメータ a を図??に示す.図??から,電源電圧 が高いほど発振周波数の変動割合に対して高い感度でしき い値が増加することがわかる.

4.4 環境変動除去

本稿では,ROの発振周波数を用いてBTIを評価する. 発振周波数が減少していることは,ROが劣化してしきい 値が劣化していることを示す.長い時間ストレスを与えて 測定していると,発振周波数に環境によるゆらぎが生じる 可能性がある.また,デバイスの劣化によって変化するト ランジスタパラメータは,しきい値だけではない[6].劣化 現象による周波数変動率のみを評価するため,環境変化に よる周波数変動を除去する必要がある.DUTを算出する 際に,同時刻に測定したALLSTR構造とRODEG構造の 差分を取ることにより,環境による変動を取り除く.

5. 測定結果

3章,4章で述べた測定回路,測定方法を用いて発振周 波数を測定する.ALLSTR 構造,RODEG 構造の発振周 波数変動率の測定結果を,各電圧においてそれぞれ図 7~ 10に示す.ただし,横軸は測定時間,縦軸は発振周波数変 動量である.

発振周波数変動量を対数近似し,フィッティングした. フィッティングに用いた式を式 (2) に示す.



図 7 各構造の発振周波数変動率の測定結果 (2.5V)

Fig. 7 Measurement results of oscillation frequencies fluctuation (2.5V)

$$\Delta V_{\rm th} = A \log(t) - A \log(10) \tag{2}$$

ここで, *A*はフィッティングパラメータであり, 値が大きい ほど劣化していることを表す劣化係数である.この劣化係 数を用いて, DUT の劣化を評価する.図 7~10 の劣化係 数 *A* を図 11 に示す.電源電圧が大きくなるにつれて周波 数変動率が大きくなる電源電圧依存性が見られる.

この測定結果は,電圧が低いほどばらつきが大きくなった.これは,低い電圧での測定結果ほど周波数変動率が小 さい値であるため,ばらつきが大きいように見えると考え られる.

図 7~図 10 の結果を用いて, DUT で発生する NBTI の 劣化を算出する. ALLSTR 構造の発振周波数変動率から RODEG 構造の発振周波数変動率を減算することにより, DUT で発生する NBTI による発振周波数変動率を求める. その値をシミュレーションで求めたしきい値変動量導出 式を用いてしきい値変動量に変換する. 各電圧における DUT のしきい値変動量を図 12 に示す. 横軸は測定時間, 縦軸はしきい値変動量である.

しきい値変動量を対数近似し, フィッティングした. 式 (2) をフィッティングに用いた. 図 12 の劣化係数 A を図 13 に示す.

図 12 の結果はばらつきが大きくみられる. これは 2 つ の構造の値を減算することにより求めた周波数変動率が小 さい値であるためであると考えられる.

図 13 より, 1 つの PMOS で発生する NBTI の劣化には, 電源電圧が高くなるにつれ劣化が大きくなる電圧依存性 が確認できる. DUT の劣化率は 1.75V に対して, 2.5V で 2.82 倍, 2.25V で 2.14 倍, 2.0V で 1.89 倍大きくなった. 図 14 に電源電圧と DUT の劣化係数の関係を示す. 1 つの PMOS で発生する NBTI による劣化は電源電圧に対して 線形性をもって増加することが確認できる.



図8 各構造の発振周波数変動率の測定結果 (2.25V) Fig. 8 Measurement results of oscillation frequencies fluctuation (2.25V)



図 9 各構造の発振周波数変動率の測定結果 (2.0V) Fig. 9 Measurement results of oscillation frequencies fluctuation (2.0V)



図 10 各構造の発振周波数変動率の測定結果 (1.75V) Fig. 10 Measurement results of oscillation frequencies fluctuation (1.75V)

6. 結論

本稿では、ストレス分離スターブ型 RO を用いて1つの

0.05 ALLSTR 0.045 RODEG Fitting Parameter A 0.04 0.035 0.03 0.025 0.02 0.015 0.01 0.005 0 2.5V 2.25V 2V 1.75V

図 11 ALLSTR, RODEG 構造における劣化係数 *A* Fig. 11 Fitting parameters *a* (ALLSTR, RODEG)



図 12 各電圧における DUT のしきい値変動量 Fig. 12 Threshold voltage fluctuation of DUT



図 13 DUT における劣化係数 A Fig. 13 Degradation factor A (DUT)

PMOS で発生する NBTI による劣化を実測評価した.ス トレス分離スターブ型 RO には,DUT と RO が劣化する ALLSTR 構造と RO のみが劣化する RODEG 構造がある. 2つの構造の差分をとることで,DUT で発生する NBTI に よる劣化を求めることができる.DUT の劣化率は 1.75V に対して,2.5V で 2.82 倍,2.25V で 2.14 倍,2.0V で 1.89



図 14 劣化係数 A の近似直線 Fig. 14 Fitting of degradation factor A

倍大きくなった. 1 つの PMOS で発生する NBTI による 劣化は電源電圧に対して線形性をもって増加することが確 認できた.

謝辞 本研究におけるテストチップの試作は東京大学 d.lab-VDECを通し,日本シノプシス合同会社,日本ケイデ ンスデザインシステム社,シーメンス EDA ジャパン株式会 社の協力のもと行われたものである.また,京都工芸繊維 大学集積システム講座小林研究室に深く感謝いたします.

参考文献

- Erik P. DeBenedictis, Mustafa Badaroglu, An Chen, Thomas M. Conte, and Paolo Gargini, "Sustaining Moore' s law with 3D chips," Computer, vol. 50, no. 8, pp. 69–73, 2017.
- [2] V. Huard, C. Parthasarathy, C. Guerin, T. Valentin, E. Pion, M. Mammasse, N. Planes, and L. Camus, "NBTI degradation: From transistor to SRAM arrays," IEEE International Reliability Physics Symposium, pp. 289–300, April 2008.
- [3] R. Wang, R. Huang, Y. He, Z. Wang, G. Jia, D. Kim, D. Park, and Y. Wang, "Characteristics and Fluctuation of Negative Bias Temperature Instability in Si Nanowire Field-Effect Transistors," IEEE Electron Device Letters, vol. 29, pp. 242–245, March 2008.
- [4] Vijay Reddy, Anand T. Krishnan, Rakesh Vattikonda, Srikanth Krishnan, and Yu Cao, "Compact Modeling and Simulation of Circuit Reliability for 65-nm CMOS Technology," IEEE International Reliability Physics Symposium, pp. 509–517, December 2007.
- [5] D. K. Schroder and J. A. Babcock, "Negative bias temperature instability: Road to cross in deep submicron silicon semiconductor manufacturing," J. Appl. Phys., vol. 94, pp. 1–18, Jul. 2003.
- [6] Rodolf W. Herfst, Jurriaan Schmitz, and Andries J. Scholten, "Simultaneous extraction of threshold voltage and mobility degradation from on-the-fly NBTI measurements," IEEE International Reliability Physics Symposium, 2011.
- [7] R. Kishida, T. Asuke, J. Furuta, and K. Kobayashi, "Extracting BTI-induced Degradation without Temporal Factors by Using BTI-Sensitive and BTI-Insensitive ring Oscillators," IEEE International Conference on

Microelectronic Test Structures (ICMTS), pp. 24–27, March 2019.