CMOS トランジスタのランダム・テレグラフ・ノイズが 組合せ回路遅延に及ぼす影響

松本 高士[†] 小林 和淑^{††} 小野寺 秀俊[†]

† 京都大学情報学研究科 〒 606-8501 京都市左京区吉田本町
 †† 京都工芸繊維大学工芸科学研究科 〒 606-8585 京都市左京区松ヶ崎
 E-mail: †tmatsumoto@vlsi.kuee.kyoto-u.ac.jp

あらまし ランダム・テレグラフ・ノイズ (RTN) による組合せ回路遅延ゆらぎの統計的な性質を 40nm CMOS テク ノロジにおいて試作した 12,600 個のリング発振回路 (RO) を測定することによって明らかにした。わずかな RO にお いて巨大な遅延ゆらぎが発生した。低電圧 (0.65V) において RTN によって最大で 16.8%のゆらぎが発生することを明 らかにするとともにプロセスばらつきによる遅延変動との比較を行った。動作電圧 0.75V においては、わずかにトラ ンジスタサイズを大きくすることにより 50%以上ゆらぎが低減した。一方、RO で発生した RTN による遅延ゆらぎ と定性的に同様の現象がトランジスタのドレイン電流ゆらぎとして観測されることを確認した。動作電圧、トランジ スタサイズ、論理段数、ゲートの種類、基板バイアスなど回路設計者が調整可能な設計値が低電圧 CMOS 論理回路の RTN による遅延ゆらぎに及ぼす影響について報告する。

キーワード ディペンダブル VLSI, CMOS, 組合せ回路, 遅延, RTN

Impact of CMOS Transistor Random Telegraph Noise on Combinational Circuit Delay

Takashi MATSUMOTO[†], Kazutoshi KOBAYASHI^{††}, and Hidetoshi ONODERA[†]

† Graduate School of Informatics, Kyoto University Yoshida Honmachi, Sakyo-ku, Kyoto, 606–8501 Japan †† Graduate School of Science and Technology, Kyoto Institute of Technology Matsugasaki, Sakyo-ku,

Kyoto, 606–8585 Japan

E-mail: \dagger tmatsumoto@vlsi.kuee.kyoto-u.ac.jp

Abstract Statistical nature of RTN-induced delay fluctuation is described by measuring 12,600 ROs fabricated in a commercial 40 nm CMOS technology. Small number of samples have a large RTN-induced delay fluctuation. RTN-induced delay fluctuation becomes as much as 16.8% of nominal oscillation frequency under low supply voltage (0.65V). RTN-induced delay fluctuation distribution is compared with manufacturing-process-caused delay variation for 12,600 ROs. By slightly increasing the transistor size, more than 50% reduction of frequency uncertainty can be achieved under 0.75V operation. RTN measurement results in transistor drain current show qualitatively same phenomena as observed in RO measurements. Circuit designers can change various parameters such as operating voltage, transistor size, logic stage number, logic gate type, and substrate bias. The impact of the parameters that can be changed by circuit designers is clarified in view of RTN-induced CMOS logic delay uncertainty. **Key words** dependable VLSI, CMOS, combinational circuit, delay, RTN

1. まえがき

近年、高信頼性を備えたシステムを設計することはま すます困難になってきている。トランジスタ特性の経年 劣化や製造ばらつきなどの要因がディペンダブルな VLSI の実現に向けて深刻な影響を与えることが報告されてい る[1]~[3]。ランダム・テレグラフ・ノイズ (RTN) として 知られているトランジスタ特性ゆらぎはトランジスタの



図 1 nMOS を 15 個アレイにした RTN 評価回路。



図 2 ある nMOS で各ゲートバイアスにおいて 60 秒間連続的にドレ イン電流を測定した結果。

微細化、高集積化に伴ってますます活発に研究が行われ ている分野である。RTN は CMOS イメージセンサ [4]、 flash メモリ [5]、SRAM [6] のような微細な素子が高密度 に集積される回路に影響を与えることが報告されている。 一方、RTN によってディジタル回路遅延がゆらぐこと が実験的にも確認されている[7]。特に、組合せ回路を低 電圧動作させた場合には RTN による回路遅延変動が極 めて大きく現れることが実験的に示された[8]。本稿では RTN に起因したディジタル回路の遅延ゆらぎについて 40nm CMOS テクノロジにおいて試作したリング発振回 路(RO)を実測した結果に基づいて報告する。また、RO で発生した RTN による遅延ゆらぎと定性的に同様の現 象はトランジスタのドレイン電流ゆらぎとして観測され ることを確認した。回路設計者は動作電圧、トランジス タサイズ、論理段数、ゲートの種類、基板バイアスなど 様々なパラメータを調整することができるが、これらの パラメータが RTN に与える影響について回路レベルで 明らかになった。



図 3 図 2 の振幅の大きな 2 値変動のみについてのパワースペクトル。



図 4 V_{gs} = 0.8V における 2 値変動の時定数分布。



図 5 ある pMOS で各基板バイアスにおいて 60 秒間連続的にドレイ ン電流を測定した結果 ($V_{\rm gs} = 0.5$ V)。

2. CMOS トランジスタにおける RTN 評価

本節では、CMOS トランジスタにおける RTN 評価結 果について述べる。トランジスタは 65nm CMOS テクノ ロジによって作成されており、このテクノロジで最小サ イズの pMOS 及び nMOS を 15 個アレイにして RTN 測 定を行った (図1)。測定温度は室温である。図2は1つの nMOS においてゲート・ソース間バイアス (V_{gs})を 0.4V から 1.2V まで変化させたとき、各バイアスにおいて 60 秒間連続的にドレイン電流 (Ids)を測定した結果である。 ドレイン・ソース間バイアス (V_{ds}) は 0.1V とし、基板・ ソース間バイアス (V_{sub}) は 0V である。ドレイン電流の 積分時間は 500 μs である。しきい値近傍 ($V_{gs} = 0.4 V$) で 観測される振幅が大きくかつ、高頻度の2値変動に寄与 していた欠陥の影響は $V_{\rm gs} = 0.5$ Vにおいてほぼ消失し、 $V_{\rm gs} = 0.6 V$ から 0.8 Vの広範囲にわたって別の欠陥が寄 与する 2 値変動が観測されている。 $V_{gs} = 1.2V$ において はこの欠陥の影響はほぼ消失した。 $V_{\rm gs}=0.6 \text{V}$ から0.8 Vではゲートバイアスを大きくするほど2値変動の遷移頻 度が高くなっている。ゲートバイアスを 0.4V から 1.2V にわたって変化させたときに観測された以上の測定結果 は、ゲートバイアスがRTN に強い影響を及ぼすことを示 している。次に、実測結果に含まれる振幅の小さなゆら ぎを除外して振幅の大きな2値変動のみについてパワー スペクトル (PSD) を計算した (図3)。 $V_{gs} = 0.4 V$ およ び $V_{\rm gs} = 0.6$ Vから0.8Vでは2値変動に伴うローレンツ 型 $(1/f^2)$ のパワースペクトルが得られたが、 $V_{gs} = 1.2V$ では $1/f^2$ 型のスペクトルは消失した。 $V_{gs} = 0.8V$ にお いて 2 値変動の時定数分布を算出すると指数型 $(e^{-t/ au})$ の 分布をとることが分かった(図4)。ここで、高電流状態 に滞在する時間を $\tau_{\rm c}$ 、低電流状態に滞在する時間を $\tau_{\rm e}$ と 定義している。1 つの絶縁膜欠陥によって RTN が発生す る場合に一般的に PSD は $1/f^2$ 型となり、時定数分布は $e^{-t/\tau}$ に従う。次に、ある pMOS において V_{gs} を 0.5V と 固定して基板バイアス (V_{sub}) を -0.4V から +0.4V まで 0.2V 刻みで変化させ、各バイアスにおいて 60 秒間連続 的にドレイン電流を測定した結果を示す(図5)。基板バ イアスのマイナス符号は逆方向バイアスであり、プラス 符号は順方向バイアスである。各バイアスにおいて振幅 の大きな2値変動が観測されている。 $V_{\rm sub} = -0.4 V$ にお いては高電流状態での滞在時間が長く、 $V_{
m sub}=+0.4
m V$ で は低電流状態での滞在時間が長い。 $V_{
m sub} = 0V$ では両状 態で同程度の滞在時間となっている。基板バイアスによっ て RTN 時定数が大きな影響を受け得ることが分かる。

以上の測定結果から、RTN によるドレイン電流ゆらぎ はゲートバイアス、基板バイアスによって強く影響を受 け得ることが示された。したがって、組合せ回路の動作 電圧、基板バイアスを変化させた場合にも RTN によっ て引き起こされた遅延ゆらぎが強い影響を受け得ること が分かる。次節以降では RTN に起因した組合せ回路遅 延ゆらぎの測定結果について述べる。



図7 同期回路動作を模擬する最も簡単な回路構造。



図 8 ディジタル回路における RTN の影響を統計的に評価する回路構 造。図 2 の構造を基本単位として 2mm 角の領域に 840 個アレ イ状に配置。

3. RTN による遅延ゆらぎの評価回路構造

本節では RTN に起因したディジタル回路の遅延ゆら ぎの評価回路構造および評価手法について述べる。図 6 は一般的な同期回路を示している。クロックに同期した 2つのレジスタ間に論理回路があり、このパスをデータ が伝播する。RTN が論理回路内で発生すると伝播遅延 のゆらぎが発生する。一方、RTN がレジスタで発生す るとデータの取り込み動作にゆらぎが発生する。この同 期回路動作を模擬する手法を図7に示す。論理回路に対 してはリング発振回路の発振ゆらぎを観測する。図7で リング発振回路の電源電圧を VDD_{RO}、DFF の電源電圧 を VDD_{DFF} と表記するが、リング発振回路と分周回路 はそれぞれ独立に電源を制御することができる。リング 発振回路の RTN に起因した発振周波数ゆらぎを観測す



図 9 RO の発振周波数ゆらぎを観測した結果。(a) $\Delta F/F_{max}$ がある RO アレイチップで最大値 10.4%を示した RO。(b) $\Delta F/F_{max}$ がある RO アレイチップで最小値 0.6%を示した RO。

る場合は、 $VDD_{RO} \leq VDD_{DFF}$ のように設定して分周回路の誤動作を抑制する。さらに、ROを構成する回路のnMOS およびpMOSの基板バイアスを独立に制御することが可能である。ここでnMOS、pMOSの基板バイアスをそれぞれ $V_{bs-nMOS}$ 、 $V_{bs-pMOS}$ と表記する。さらに、RTNの統計的性質を評価するために図7の回路構造を基本単位として、これをアレイ状に配置した回路を作成した(図8)。2 mm角の領域に右上に斜線で示した基本単位(セクションと呼ぶ)がアレイ状に840個配置されている。このROアレイ回路は40nm CMOS テクノロジによって作成されている。1セクションには図7のROやFF は複数パターン塔載されている。本稿における全ての測定は室温において行なった。

4. RTN が回路遅延ゆらぎに与える影響

本節では RTN に起因した組合せ回路遅延ゆらぎの測 定結果について述べる。図9に VDD_{RO} = 0.65V におい て RO の発振周波数ゆらぎを 80 秒にわたって連続的に観 測した結果を示す。リング発振回路を構成するインバー タのトランジスタはデザインルールでの最小寸法として おり、段数は7段である。*F*_{max}は1つのRO 周波数を測 定している間に観測された最大周波数である。 ΔF は最 大周波数と最小周波数の差であり、 $\Delta F/F_{\text{max}}$ は RO 発振 周波数ゆらぎの大きさをあらわす指標である。図 9(a) は 観測された $\Delta F/F_{\text{max}}$ がある RO アレイチップで最大値 (10.4%) を示した RO である。図 9(b) は $\Delta F/F_{max}$ があ る RO アレイチップで最小値 (0.6%) を示した RO であ る。図 10 は VDD_{RO} = 0.65V における RTN に起因した 発振周波数ゆらぎを観測した結果である。発振周波数は2 値変動しており、高周波状態に滞在する時間を_て、低周 波状態に滞在する時間を $au_{
m e}$ と定義する。次にこの測定結



図 10 VDD_{RO}=0.65V における RTN に起因した RO 発振周波数ゆ らぎの実測結果(2値変動)。



図 12 図 10 の時定数 τ_c , τ_e の分布。

果がトランジスタで発生する RTN とどのように関係す るかを調べる。図 11 は図 10 の実測結果に含まれる振幅 の小さなゆらぎを除外して振幅の大きな 2 値変動のみに ついてパワースペクトルを計算した結果である。PSD は ローレンツ型 $(1/f^2)$ に従うことがわかった。図 12 は時 定数 τ_c , τ_e の分布をそれぞれ示している。 τ_c , τ_e は共に指 数分布 $(e^{-t/\tau})$ に従うことがわかった。PSD がローレン ツ型に従うことおよび、時定数が指数分布に従うことは 単体 Tr において 1 つの絶縁膜欠陥によって RTN が発生 する場合にも成り立つ結果である (図 3、図 4)。したがっ て図 10 で観測された 2 値的な周波数ゆらぎは、リング発



振回路を構成するいずれか1つの Tr に存在する1つの 欠陥において発生した RTN が原因であると考えられる。 図 13 は図 8 のテスト構造 15 個、合計 12,600 個の RO にわたって取得した $\Delta F/F_{\text{max}}$ の分布である。 $\text{VDD}_{\text{RO}} =$ 0.65V において $\Delta F/F_{
m max}$ が大きい方に向かって長く裾 を引く分布となっており、RTN の性質を反映した結果と 考えることができる。 $\Delta F/F_{
m max}$ は最大で 16.8%であっ た。一方、図 14 は VDD_{RO} = 0.65V において図 13 と同 一の RO 集団における発振周波数ばらつきを示した結果 である。発振周波数ばらつきは図 13 とは異なって正規 分布に従っている。図13と図14を比較することにより、 低電圧かつ微細なトランジスタを用いた場合は RTN に よる発振周波数ゆらぎはプロセス起因の発振周波数ばら つきに対して無視できない影響を持つことが分かった。 図 15 は様々な電源電圧 VDD_{RO} に対する $\Delta F/F_{max}$ の CDF を示す。電源電圧 VDD_{RO} の低下に伴ない、急速に



図 18 様々なゲート種に対する $\Delta F/F_{
m max}$ の CDF。

 $\Delta F/F_{\text{max}}$ が増加している。図 16 は 2 つのトランジスタ サイズに対する $\Delta F/F_{\text{max}}$ の CDF を示す。最小サイズ と標準サイズのインバータのサイズ比は nMOS、pMOS に対し、それぞれ 0.30, 0.21 である。ゲート面積をわず かに大きくすることにより、0.75V においては 50%以上 の RTN 削減効果が得られる。図 17 は様々な論理段数 に対する $\Delta F/F_{\text{max}}$ の CDF を示す。論理段数が少なく



図 19 様々な基板バイアス条件下におけるある RO の発振周波数ゆ



図 20 様々な基板バイアス条件下におけるある RO の発振周波数ゆら ぎの PSD。



図 21 VDD_{RO}=0.65V で様々な基板バイアス条件下において個別の RO 毎に $\Delta F/F_{max}$ の値を示した結果。

なるほど RTN の影響は大きくなる。図 18 は様々なゲー ト種に対する $\Delta F/F_{max}$ の CDF を示す。インバータに おいて RTN の影響が最も強調される。図 19 は様々な基 板バイアス条件下におけるある RO の発振周波数ゆらぎ を示す。この RO では pMOS の基板バイアスを 0V から +0.2V 順方向に加えたときのみ時定数が大きく変調され る。図 20 は図 19 の測定結果に含まれる振幅の小さなゆ らぎを除外して振幅の大きな変動のみについてパワース ペクトルを計算した結果である。60s にわたる RTN によ る周波数ゆらぎを様々な基板バイアス条件下において評 価している。この結果より、リング発振回路を構成する いずれか1つの pMOS に存在する1つの欠陥において発 生した RTN が回路レベルで大きな遅延ゆらぎを引き起 こしたと考えることができる。図 21 は図 8 のある 1 個 のテスト構造において 300 個の RO についてデータを解 析し、逆方向バイアスの場合に $\Delta F/F_{max}$ が 4%を超え た 28 個の RO について示している。全体の傾向として 基板バイアスを逆方向バイアスから順方向バイアスに向 かって変化させたときに、Fmax が増大する効果によって $\Delta F/F_{
m max}$ は減少する。しかし、例えば RO Location が "68", "160", "219"の RO のように順方向バイアスが加え られたときに $\Delta F/F_{\text{max}}$ が増加する RO も存在する。以 上のことから、RTN による組合せ回路遅延ゆらぎは順方 向基板バイアスによって減少する傾向があるものの、少 数の回路はこの傾向に従わないことが明らかとなった。

5. ま と め

40nm CMOS テクノロジにおいて試作した回路によっ て RTN に起因した組合せ回路の遅延ゆらぎの実測を行 なった。微細なサイズのインバータで構成される 12,600 個のリング発振回路を低電圧下 (0.65V)で測定すること によって組合せ回路の遅延ゆらぎ分布を得た。低電圧か つ微細なトランジスタを用いた場合は RTN による発振周 波数ゆらぎはプロセス起因の発振周波数ばらつきに対し て無視できない影響を持つことが分かった。また、ゲー ト面積をわずかに大きくすることにより、0.75V におい ては 50%以上の RTN 削減効果が得られた。回路設計者 が調整することができる様々なパラメータが RTN に与 える影響について回路レベルで明らかにした。

文

献

- [1] S. Borkar, *IEEE Micro*, vol.25, pp. 10 -16, 2005.
- [2] M. Alam, Microelectron. Reliab., vol.48, pp. 1114-1122,
- 2008.
- [3] H. Onodera, *IEDM Tech. Dig.*, p. 701, 2008.
- [4] X. Wang, P. Rao, A. Mierop, A. Theuwissen, " *IEDM Tech. Dig.*, p. 115, 2006.
- [5] H. Kurata, K. Otsuga, A. Kotabe, S. Kajiyama, T. Osabe, Y. Sasago, S. Narumi, K. Tokami, S. Kamohara, O. Tsuchiya, *IEEE J. Solid-State Circuits*, **42** p. 1362, 2007.
- [6] M. Yamaoka, H. Miki, A. Bansal, S. Wu, D. Frank, E. Leobandung, K. Torii, *IEDM Tech. Dig.*, p. 745, 2011.
- [7] K. Ito, T. Matsumoto, S. Nishizawa, H. Sunagawa, K. Kobayashi and H. Onodera, *Proc. IRPS*, p. 710, 2011.
- [8] T. Matsumoto, K. Kobayashi and H. Onodera, *IEDM Tech. Dig.*, p. 581, 2012.