低電力かつ省面積な耐ソフトエラー多重化フリップフロップ

DICE ACFF

久保田勘人† 増田 政基† 小林 和淑†,††

† 京都工芸繊維大学 †† JST, CREST

あらまし 近年の LSI 設計プロセスの微細化に伴い、ソフトエラーによる LSI の信頼性の低下が問題となってきてい る。また同時にトランジスタサイズに対する消費電力の増加が問題となっている。本論文では、活性化率に注目して 低電力を実現した ACFF に DICE 構造を取り入れた DICE ACFF を提案する。活性化率 30%を下回ると従来の DFF を下回る消費電力となり、DICE 構造の特徴であるラッチ内部で発生したパルスによるソフトエラーを補償する回路 となった。

キーワード 消費電力,省面積,耐ソフトエラー多重化フリップフロップ,Dual Interlocked storage Cell (DICE), Adaptive-Coupling FF (ACFF)

A Low-Power and Area-Efficient Radiation-Hard Redundant Flip-Flop DICE ACFF

Kanto KUBOTA[†], Masuda MASAKI[†], and Kazutoshi KOBAYASHI^{†,††}

† Kyoto Institute of Technology †† JST, CREST

Abstract Process scaling makes LSI less reliable to soft errors and increases power. We propose a low-power highly-reliable flop-flop called DICE ACFF implemented with the Dual-interlocked storage cell (DICE) and the Adaptive-coupled FF (ACFF). Its power is less than transmission-gate FFs if Data Activity less than 30%. The Dice structure in DICE ACFF has a capability to recover from a single-node upset. The DICE ACFF achieves highly-reliable operations with low power.

Key words Power, Area-Efficient, Radiation-Hard Redundant Flip-Flop, Dual Interlocked storage Cell (DICE), Adaptive-Coupling FF (ACFF)

1. はじめに

近年 LSI の微細化に伴って, ソフトエラーによる LSI の信 頼性の低下が問題となっている。ソフトエラーと, 宇宙線等 の粒子線の衝突により,メモりやラッチの保持値が反転し LSI が誤動作するエラーである。これは一時的な故障であり,機 器の再起動や命令の再実行により修復することが可能である。 一時的な故障ではあるが,航空機や自動車,医療機器等で発 生すると人命に関わってくるため,ソフトエラー対策は必須 となる。ソフトエラー対策はフリップフロップを多重化等回 路レベルでの対策が主流であり,現在までに多様な耐ソフト エラー多重化フリップフロップが提案されている。我々の研究 グループでも BCDMR(Bistable Cross-coupled Dual Modular Redundancy) 型フリップフロップを提案している。ソフトエ ラー耐性は非常に高いが,面積と消費電力が約3倍となる。そ こでソフトエラー耐性を少し犠牲にし,低電力かつ省面積な回 路である DICE ACFF の提案を行う。

第2節にてソフトエラーの原因や発生機構に関して述べる。 第3節にて提案されている多様なフリップフロップに関して紹 介を行う。第4節にて DICE ACFF を提案し,第5節にて消 費電力の比較を行う。第6節にて本稿のまとめを行う。

2. ソフトエラー

本項では LSI の一時的な故障であるソフトエラーに関して説 明する。

2.1 ソフトエラーの主要因

ソフトエラーの主要因として3種類の粒子線が存在する[1]。 α 粒 子

LSIのパッケージに含まれる放射性不純物が α 崩壊すること でヘリウム原子核である α 粒子が生じる。α 粒子がトランジス タの拡散領域を通過することで,電子正孔対が生成される。生 じた電子がドレイン領域に収集され電位が変位し保持値が反転 する。純度の高い素材を使用することで α 粒子による影響は小 さくなった。しかし,プロセスの微細化により再び α 粒子によ る影響が顕在化している [2]。

熱中性子

熱中性子は宇宙線の一種であり、そのエネルギーが 0.4eV 以 下のもののことを言う。層間絶縁膜である BPSG 膜の ¹⁰B が熱 中性子を吸収することで α 粒子と ⁷Li(リチウムイオン) に分裂 する。ここで発生した α 粒子が前述したものと同様の動きをす ることで保持値の反転が起こる。BPSG 膜は SiO₂ 膜を平坦化 するために生成される。現在では CMP(Cheemical Mechanical Polishing) と呼ばれる研磨材を使用した機械的研磨が平坦化に 使用されているため、影響は少なくなってきている。しかし、 熱中性子に感度のある SRAM が出始めていることが報告され ている [3]。タングステンプラグの生成に用いられる B₂H₆ ガ スによって配線層に ¹⁰B が含まれることが原因だと指摘されて いる。

高エネルギー中性子

1MeV 以上のエネルギーを持つ中性子を高エネルギー中性子 と呼ぶ。宇宙空間に存在する高エネルギーのイオンが大気圏に 入り,他の原子と衝突することで Al イオンや Mg イオン等の 荷電粒子を発生させる。それらの粒子が拡散領域を通過するこ とで電子正孔対が生成される。高エネルギー中性子は近年の地 上におけるソフトエラーの主要因である。高エネルギー中性子 はコンクリートの壁やプール等の大量の水を用いることで遮断 することができる。しかし,民生機器や航空機に使用する LSI に対してそういった対策をとることは困難である。そのため, 中性子起因のソフトエラーに対しては回路レベルでの対策が必 要となる。これまでは 10MeV 以上のエネルギーをもつ中性子 がソフトエラーの要因とされていたが,プロセスの微細化に伴 い,10MeV 未満のエネルギーでもソフトエラーが急増するこ とが報告されている [4]。

2.2 ソフトエラーの種類

大別して2種類に分けることが出来る。1bit が反転する SEU と 2bit 以上が反転する MCU である。本項ではこれらについ て説明する。

SEU: Single Event Upset

SEUには、粒子線の衝突箇所によって2種類の発生機構に 分けることが出来る。粒子線がトランジスタに衝突すること でSET(Single Event Transient)パルスと呼ばれるパルスが発 生する。このパルスがラッチやフリップフロップ外部で発生し た場合、回路に取り込まれることで保持値が反転する。一方、 SETパルスがラッチ内部で発生した場合は回路の保持値を直接 反転させる。



図 2 ラッチ外部に SET パルスが発生した場合のタイムチャート (実 線:本来の動作,破線:ラッチが SET パルスを取り込んだ場 合の動作)

先にラッチ外部で発生した SET パルスによる SEU の発生機 構に関して説明する。ラッチはデータを保持するため偶数個の インバータをループ状にした構造を持っている (図 1)。図 1 に て INV1 にて SET パルスが発生した場合, CLK が 0 であれば 入力 D から値が供給され続けているので反転した出力はすぐ に元に戻る。CLK が 1 であれば,トランスミッションゲート が SET パルスを遮断するためラッチ部に SET パルスによる影 響は出ない。CLK が 0 から 1 に変わる時に SET パルスが発生 することでラッチ部の値が反転する (図 2)。

次に後者の発生機構に関して説明する。CLK が0の時は外部から入力が入るため、ラッチ部でSET が発生してもすぐに 元の値に書き換えられる。CLK が1の時はトランスミッションゲートが動作していないため入力Dとラッチが切り離された 状態となっている。その状態で図1のINV2かINV3でSET パルスが発生するとラッチ内部の保持値が反転する。

MCU: Multiple Cell Upset

MCU とは一度の粒子の衝突で複数のラッチが同時に反転す る減少である。MBE (Multiple Bit Error) や MNSEU (Multi-Node Single Event Upset) とも呼ばれる。その発生機構とし て電荷共有 (Charge sharing) が挙げられる。MCU の発生率は 素子間の距離に強く依存する [5]。複数のラッチや SRAM を隣 接して配置した場合は MCU が生じやすく,離すと生じにくく なる。

電荷共有

中性子の衝突によって生じた2次イオンが複数のSRAMや ラッチを通過する現象である。電子正孔対が複数のラッチ近傍







図 5 上図:DICE 構造ラッチ,下図:Half-C-element

表 1 Half-C-element の入力が 1 から変化した際の挙動

	ノードA が反転				ノードB が反転			
ノード名	入力 A	入力 B	出力 YB		入力 A	入力 B	出力 YB	
初期值	1	1	0		1	1	0	
変化後	0	1	$\simeq 0$		1	0	0	

Half-C-element が値を元に戻す。面積,消費電力共に約2倍と 比較的小さいため。インテル社のサーバ用プロセッサなどに使 用されている。

DICE 構造の SET 発生時における値の補償

現在ソフトエラーは NMOS に多く起こるとされている。ソ フトエラーが多く起こる要因に NMOS の多数キャリアが影響 している。NMOS の多数キャリアは電子のため、PMOS の多 数キャリアである正孔のよりも高い移動度を持っている。その ため、ドレインの電位が変化しやすく1を出力している素子に SET が発生し値が反転する。

Half-C-element の入力に SET パルスが入ると SET パルスの 発生時間だけ出力が変化する。Half-C-element の真理値表を表 1 に示す。入力 A を PMOS の入力,入力 B を NMOS の入力と する。入力 A に SET パルスが入力された場合,NMOS, PMOS 共に ON 状態になる。NMOS のキャリア移動度は PMOS の キャリア移動度よりも高いため出力 YB は 0 に近い値となる。 入力 B に SET パルスが入力された場合,NMOS, PMOS 共に OFF 状態となり出力 YB は 0 を保持する。

図4のH1にてSETパルスが発生した場合を考える。

で生じるため、ドリフトや拡散により複数のラッチ保持値が反転し MCU となる。多重化フリップフロップは複数のラッチを 用いて出力値が反転しないようにしているため、MCU の発生率上昇がそのまま多重化フリップフロップのエラー耐性減少につながる。

3. 様々な低電力耐ソフトエラーフリップフロップ

ここでは、これまでに提案されている様々な低電力、耐ソフ トエラーフリップフロップを紹介する。DICE 構造ではペアと なる 2 つの素子, BCDMR では 2 つのラッチと 1 つの Keeper の内 2 つが MCU にて反転するとエラーとなる。この 2 つ以上 反転するとソフトエラーとなる組み合わせをクリティカルペア と呼ぶ。

3.1 TGFF:Transmission Gate FF

図3に現在 DFF として用いられているフリップフロップであ る TGFF(Transmission Gate FF)の回路図を示す。マスター ラッチとスレイブラッチをトランスミッションゲートでつない たマスタースレイブ型フリップフロップである。これは,最も 標準的なフリップフロップである。本稿では,TGFF を消費電 力の基準として用いる。

3.2 ACFF: Adaptive Coupling FF

図4にACFFの回路図を示す[6]。入力とマスターラッチ、マ スターラッチとスレイブラッチの間にパストランジスタを用い ることにより、逆相の CLK を使用しない FF である。クロッ クバッファを必要としないため、クロックが入ることによる消 費電力を抑えている。クロックの入力に対して出力の変化回数 を活性化率と呼ぶ。活性化率を下げることで TGFF よりも低 電力を実現できる。マスターラッチ部分に AC 素子を配置する ことで、駆動力が低いパストランジスタでもラッチを書き換え られるようにしている。クロックバッファを排したことと、総 トランジスタ数が少ないことにより低電力かつ省面積に実現で きる。

3.3 DICE: Dual Interlocked Strage Cell [7]

図5にDICE構造ラッチを示す。ラッチ部のインバータの 入力をPMOSとNMOSに分けたHalf-C-elementを用いてい る。それぞれの入力がたすき掛けになっている。この構造に より1つのHalf-C-elementにエラーが発生しても残り3つの



図 6 DICE FF



図 7 Clocked Half-C-element

H1 にて SET パルスが発生する。

(2) H2の NMOS, H4の PMOS, それぞれの入力が変化
し H2は0を保持し, H4は 20となる。

(3) H2 は 0 を出力し, H4 は ≃0 を出力しているため H3 は常に 1 を出力し, H1 は出力値が 1 へ戻る。

以上が DICE 構造における SET パルス発生時の補償機構で ある。

3.4 DICE FF

図6にDICE FFの回路図を示し,図7にDICE FFに用 いている Clocked Half-C-elementの回路図を示す。。前述した DICE 構造をTGFFに適応したフリップフロップである。回 路構造としては図4で示した回路をラッチとしてマスタースレ イブ構造で実現している。Half-C-element と Clocked Half-Celementを用いてラッチを構成している。マスターラッチとス レイブラッチの間にトランスミッションゲートを配しフリップ フロップとしている。CLK と CLKB は回路内に搭載している クロックバッファから供給する。

前述した補償機構があるため、ラッチ状態のマスターラッチまたはスレイブラッチの1を出力している2つのHalf-C-elementの出力が同時に反転しない限りソフトエラーは起こらない。

3.5 BCDMR FF: Bistable Cross-coupled Dual Modular Redundancy FF [8]

図8にBCDMR FFの回路図を示す。我々の研究グループで 提案している耐ソフトエラー多重化フリップフロップである。 二重化したラッチと Keeper(図8中のKM)にて値を保持して いるラッチである。C-elementはA,Bが同じ入力であればイ ンバータとして動作し、違う入力となればハイインピーダンス 状態になる素子である。もし、2つのマスター/スレイブラッチ の内一つが SEUにより反転した場合 C-element の出力がハイ インピーダンス状態となり、KM が保持している値によって正



図 8 上図:BCDMR FF, 下図:C-element



図 9 BCDMR ACFF

しい値を保つ事ができる。WM で SEU が生じた場合はより駆動力の高い C-element の出力によって正しい値に書き換えられる。SET に関しては入力に遅延素子を挿入しているので除去される。回路面積,消費電力共に TGFF の約3倍となる。

3.6 BCDMR ACFF [9]

図9にBCDMR ACFFの回路図を示す。3.1節にて紹介したACFFと3.3節にて紹介したBCDMR FFを組み合わせた回路である。ACFF同様に活性化率を低下させることで消費電力を抑えることができる。BCDMR FFと同様の構造なのでソフトエラーに対しても強靭な回路となっている。回路面積はTGFFの約3倍弱となる。消費電力に関しては活性化率が15%を切ることでTGFFよりも低消費電力となる。

4. DICE ACFF

図4に示したACFFに図5で示したDICE構造を組み合わ せたDICEACFFを提案する。図10に回路図を示す。図4で 示したACFFを縦に二つならべ、マスター/スレイブラッチの インバータをHalf-C-elementにした構造である。マスター/ス レイブラッチの入力を上下のACFFでたすき掛けにしてDICE 構造を実現している。ACFF同様にクロックバッファを排して、 PMOSおよびNMOSパストランジスタを使用しているため活 性化率を下げることで低消費電力を実現する。前述した各回路 との比較を表2に示す。

トランジスタ数

TGFF に比べ ACFF は 2 個少ないため, DICE ACFF に使

用するトランジスタ数は耐ソフトエラーフリップフロップの中 では一番少なくなっている。DICE FF は TGFF のインバータ 部分をたすき掛けにしたもののためトランジスタ数は 2 倍と なっている。DICE ACFF も同様に ACFF のインバータ部分 を Half-C-element としてたすき掛けにしているため面積は 2 倍になる。

ソフトエラー耐性

SET パルスを電流源で模擬し,回路シミュレーションにより エラー耐性を求めた。ソフトエラー対策を行っていないフリッ プフロップと耐ソフトエラーフリップフロップでは耐性が大き く異なるため表中には耐ソフトエラーフリップフロップである DICE FF, DICE ACFF, BCDMR FF, BCDMR ACFF のみ 値を出している。SEU では DICE および BCDMR はソフトエ ラーを起こさないため,1つの素子の出力を0に固定し,他の 素子に電流源を接続し,擬似的に MCU を発生させた。SET パ ルスが発生しソフトエラーとなる箇所は多数があるが,最もソ フトエラー耐性が低いノードのソフトエラーが支配的となるた め,そのノードのみを考慮している。

DICE ACFF のレイアウトでは DHC (Double Height Cell) 構造を使用しており,MCU が発生しソフトエラーとなるノー ドが同一ウェル内に存在していない。同一ウェル内にクリティ カルペアが存在しているとウェルを共有しているため電子正孔 対が同一ウェル内を移動するのでMCU が発生しやすくなる。 BCDMR も DICE ACFF 同様に DHC 構造をとっている。し かし 2 つのラッチと 1 つの Keeper で値を正しく保持している ため DHC 構造では同一ウェル内いずれか 2 つを置く必要があ る。そのため、トランジスタ間の距離が短くなり MCU が発生 しやすくなる。以上の理由により、DICE ACFF は BCDMR ACFF よりも MCU に強いと言える。

面 積

65nm プロセスのデザインルールを用いてレイアウトを行い 面積を比較した。トランジスタ数で比較すると DICE ACFF は ACFF の 2 倍程度, BCDMR ACFF の 65%程度になる。し かしレイアウト面積で比較すると, ACFF の 3 倍弱, BCDMR ACFF の 90%強の面積となった。

DICE 構造はトランジスタ数は少ないものの,レイアウト 時のビア数が多くなり,トランジスタ数の割に面積は小さく できない。例えば Half-C-element の入力が PMOS と NMOS で別々になっている点がある。そのため,ゲートとメタルを繋 ぐコンタクトの数が増える。DICE ACFF はトランジスタが 44 個に対してコンタクトが 28 個となっている。それに比べ BCDMR はトランジスタが 68 個に対してコンタクトが 30 個 である。DICE ACFF のコンタクト/トランジスタ比は 63%で あるのに対して,BCDMR ACFF では 44%となる。これは Half-C-element の構造による所が大きい。

図 11 にコンタクトが多い場合のレイアウトの一例を示す。 ラッチ内部がインバータであれば PMOS と NMOS の入力が 共通のためコンタクトの数は一つである (図 11:左)。Half-Celement の場合は PMOS と NMOS が異なる入力のためそれぞ れのゲートに対してコンタクトを打つ必要がある (図 11:右)。



図 10 DICE ACFF

表 2 各回路間での比較											
		TGFF	ACFF	DI	ICE	BCDMR					
				FF	ACFF	FF	ACFF				
	トランジスタ数	24	22	48	44	68	68				
	ソフトエラー耐性	N/A	N/A	0.7	1.00	1.05	1.60				
	面積 [μm ²]	10.29	7.07	20.59	20.59	23.40	22.46				
ſ	面積 [TGFF=1]	1.00	0.69	2.00	2.00	2.27	2.18				



図 11 インバータと Half-C-element のレイアウトにおける違い。左 図:インバータは入力が共通のためゲートを共通化することが できる。右図:入力が別々なのでゲートを一定以上離す必要が ある。

上下にゲートがならべられる箇所であれば問題はないが,図11 右の様に上下にならべられない場合は左右に離す必要がある。 また、コンタクトが多くなるため配線も多くなる。以上の理由 により DICE ACFF のにはトランジスタ数は少ないものの省 面積でレイアウトすることは出来なかった。しかし、BCDMR FF と BCDMR ACFF より約 10%面積は小さくなっている。

5. 消費電力比較

図 12 に各回路の消費電力グラフを示す。活性化率に TGFF の値で規格化している。そのため, TGFF と DICE FF は電 力が一定に見えるが,実値では活性化率が下がる毎に電力は下 がっている。

全ての回路は8個のFFにクロックバッファを付加した条件 でシミュレーションを行っている。ACFFはクロックバッファ がないため、FFのみで電力を評価するとほぼ0になってしま うためである。活性化率が100%の時点ではBCDMR ACFF > DICE FF > DICE ACFF > TGFF > ACFFの順となってい る。動作しているトランジスタ数の多さに比例して消費電力は



図 12 TGFF を 1 とした活性化率による電力

高くなるため信頼にたるシミュレーション結果である。。しかし, 活性化率が0%時点ではDICEFF > TGFF > BCDMR ACFF > DICE ACFF > ACFF の順に電力が小さくなる。ACFF を ベースとした回路の電力の差は主に,トランジスタ数による リーク電流の差に起因する。

活性化率が高いと回路中にあるトランジスタが全て動作する。 活性化率が0%に近くなるほど、クロックバッファの消費電力 が支配的となる。活性化率0%で回路中に動作しているのはほ ぼクロックバッファのみとなる。そのためクロックバッファを 搭載していない ACFF を用いている BCDMR ACFF と DICE ACFF は TGFF よりも小さくなる。

活性化率が高くなるとフリップフロップ部の電力が支配的と なる。値を保持するフリップフロップ内部の素子数で比べると TGFF ベースの回路の方が ACFF ベースの回路よりも少ない。 表2に記載したトランジスタ数にはクロックバッファも含まれ ている。それぞれのトランジスタ数からクロックバッファ分を 抜くと DICE FF が 40 個, BCDMR FF が 60 個となる。ト ランジスタ数として DICE FF は DICE ACFF より 4 つ少な く, BCDMR FF は BCDMR ACFF より 8 つ少ない。これに より,活性化率 100%の時には ACFF をベースにした回路の方 が消費電力が大きくなることもある。今回のレイアウトで全ト ランジスタのゲート幅の合計は DICE FF の方が DICE ACFF よりも大きくなったため全領域で消費電力が低くなっている。

DICE ACFF は活性化率 30%以下で TGFF の消費電力を下回る。BCDMR ACFF は活性化率 15%以下で TGFF よりも 消費電力を下げることができる。通常の ASIC では活性化率は 平均すると 5%から高くても 15%といわれている。どちらの回 路でも TGFF を下回る消費電力となっており有用性は高い。

6. ま と め

本稿では活性化率を下げることで低消費電力を実現した ACFF と省面積で耐ソフトエラー耐性が実現できる DICE 構 造を組み合わせた DICE ACFF を提案した。DICE 構造の特 徴であるラッチ内部で SET パルスが発生した際の値の補償機 構も動作する。 BCDMR ACFF は DICE ACFF の 1.5 倍のトランジスタ を有しているが,レイアウトを行ったところ,面積比はが 1.1 倍となった。DICE ACFF は Half-C-element を用いており, PMOS, NMOS のゲートに打つコンタクトが多く,面積が増大 する。ただし,さらなるレイアウトの最適化によりこの面積比 を更に大きくすることがかのうである。

TGFF に DICE 構造を適応した DICE FF に比べて 1.4 倍の ソフトエラー耐性を示したが、BCDMR FF と BCDMR ACFF の二種類と比べるとそれぞれ 0.95 倍と 0.63 倍のソフトエラー 耐性となった。トランジスタ間距離を考慮していないシミュ レーションによる見積りである。実際には MCU 発生にトラン ジスタ間の距離が影響してくる。実測では DICE ACFF はソ フトエラー耐性が更に向上されると予想される。

活性化率による消費電力では提案の DICE ACFF は全ての 領域において DICE FF および BCDMR ACFF を下回ってい る。活性化率が 30%を下回ると DFF として広く使用されてい る TGFF の消費電力も下回る。通常の ASIC 中の DFF の平 均的な活性化率は 5%から多くとも 15%程度と言われており, DICE ACFF は高いソフトエラー耐性と低消費電力を同時に実 現できる。

今後は DICE ACFF を搭載した LSI を試作し、 α 線源、中 性子加速器、重イオンを用いてソフトエラー耐性の実測を行い、 BCDMR FF および BCDMR ACFF とのソフトエラー耐性を 比較する。消費電力の実測も行い、BCDMR ACFF などと面 積、エラー耐性、電力の比較を行う。

献

文

- [1] 戸坂義春,知っておきたいソフトエラーの実態,日経エレクト ロニクス,2005 年 7 月 24 日号,(2005)
- [2] H. Kobayashi, N. Kawamoto, K. Kase, and K. Shiraishi, "Alpha particle and neutron-induced soft error rates and scaling trends in SRAM", Reliability Physics Symposium, 2009 IEEE International, (2009), pp.206-211.
- [3] ShiJie Wen, R. Rong, M. Romain, and N. Tam, "Thermal neutron soft error rate for SRAMS in the 90NM-45NM technology range", Proc. IRPS, (2010), pp.1036-1039.
- [4] E. Ibe, H. Taniguchi, Y. Yahagi, K.-i. Shimbo, and T.Toba,"Impact of Scaling on Neutron-Induced Soft Error in SRAMs From a 250 nm to a 22 nm Design Rule", IEEE Trans. Elec. Dev., Vol. 57, No. 7, pp.1527-1538, (2010)
- [5] O. A. Amusan, A. F. Witulski, L. W. Massengill, B. L.Bhuva, P. R. Fleming, M. L. Alles, A. L. Sternberg, J. D. Black, and R. D. Schrimpf, "Charge Collection and Charge Sharing in a 130 nm CMOS Technology", IEEE Trans. Nucl. Sci. Vol. 53, No. 6, pp.3253-3258,(2006)
- [6] Chen Kong Teh et al, "A 77%Energy Saving 22 Transistor Single-Phase-Clocking D-Flip-Flop with Adaptive Coupling Configuration in 40 nm CMOS", ISSCC(2011)
- [7] T. Calin, M. Nicolaidis, and R. Velazco, "Upset hardened memory design for submicron CMOS technology", IEEE Trans. Nucl. Sci., Vol. 43, No. 6, pp.2874-2878,(1996)
- [8] J. Furuta, C. Hamanaka, K. Kobayashi, and H. Onodera, "A 65 nm Bistable Cross-coupled Dual Modular Redundancy Flip-Flop capable of protecting soft errors on the C-element", VLSI Cir. Symp., (2010), pp.123-124.
- [9] M. Masuda, K. Kubota, R. Yamamoto, J. Furuta, K. Kobayashi, and H. Onodera "A 65 nm Low-Power Adaptive-Coupling Redundant Flip- Flops" RADECS, pp.l-1.1-5, (2012)