[招待講演] 行列指数法によるデバイス過渡シミュレーションの正確な 時間刻み指標

熊代 成孝 节 亀井 達也 廣木 彰 小林 和淑

京都工芸繊維大学 〒606-8585 京都市左京区松ヶ崎

E-mail: †kumasiro@vlsi.es.kit.ac.jp

あらまし パワーデバイスの過渡シミュレーションの正確な時間刻み制御指標を提案する。本指標は行列指数法 によって求められた、デバイス構造全体の主要応答時定数の指数項を含んでいる。本指標は、デバイスの主要応答 部分に着目して局所打切り誤差をより正確に評価するため、局所打切り誤差を2次微係数で近似した従来の指標よ りも、大きな時間刻み幅を許容することが出来る。本手法により、シリコンパワーDMOSFETの主要過渡応答部分 の電流精度を保証しつつ、シミュレーション時間を従来手法の30%に低減することが出来る。

キーワード パワーデバイス, デバイス過渡解析, 時間刻み制御, 局所打切り誤差, 行列指数法, アーノルディ法

[Invited] An Accurate Metric to Control Time Step of Transient Device Simulation by Matrix Exponential Method

Shigetaka KUMASHIRO[†] Tatsuya KAMEI Akira HIROKI and Kazutoshi KOBAYASHI

Kyoto Institute of Technology Matsugasaki, Sakyo-ku, Kyoto, 606-8585 Japan

E-mail: † kumasiro@vlsi.es.kit.ac.jp

Abstract An accurate metric for the time step control in the power device transient simulation is proposed. This metric contains an exponential term of the dominant time constant of the whole device structure obtained by the matrix exponential method. The proposed metric allows larger time step widths than the conventional metric of the 2nd-order approximation of the local truncation error because it focuses on the dominant part of the transient response and its truncation error approximation is more accurate. Total CPU-time of the transient simulation of a silicon power DMOSFET by using the proposed method decreases down to 30% of that by the conventional metric with assuring the current accuracy of the dominant transient response.

Keywords Power device, Transient device simulation, Time step control, Local truncation error, Matrix exponential method, Arnoldi method

1. はじめに

今日、パワーMOSFETの設計において、デバイスシ ミュレーションが積極的に使われている。パワー MOSFETにおいては、不純物プロファイルやデバイス 形状寸法、キャリア輸送物理等に関する不確実性が全 て許容範囲内にある。その恩恵を受けて、複数の物理 現象が複雑に絡み合って生じる現象のメカニズムを、 デバイスシミュレーションが明快に解き明かすことが 出来る。

一方で、パワーMOSFETのデバイスシミュレーションの計算時間の長さは、特に過渡解析において問題となる。これは、大規模デバイス構造を表現するために 多くのメッシュ数が必要なことと、比較的遅めの時間 応答を追跡するために数多くの時間刻みが費やされる ことに起因している。必要なシミュレーション精度を 確保しつつ、時間刻みを最適に制御することが、計算 時間短縮のためには重要である。

本論文では、デバイス構造全体の応答を支配する主 要応答時定数を行列指数法[1]によって求め、その主要 応答時定数を利用した正確な時間刻み制御手法を新た に提案する。

2. 指数関数型局所打切り誤差評価指標

従来のデバイスシミュレーションにおいては、図 1 に示す様に、キャリア濃度の時間に関する 2 次微係数 と時間刻み幅の 2 乗の積が、局所打切り誤差の指標と して時間刻み幅制御に使用されている[2]。しかし、こ の指標は、局所打切り誤差を Taylor 展開して、その最 低次項のみを主要成分とみなし、他の高次項の影響を 無視しているため、精度的には疑わしい面がある。

微分方程式:
$$\frac{\partial x(t)}{\partial t} = f(x(t))$$
 (1)

後退Euler (BE) 法による離散化:

 $\frac{x_{BE}(t_0 + \Delta t) - x_{BE}(t_0)}{\Delta t} = f(x_{BE}(t_0 + \Delta t))$ (2)
正確な解 $x(t)$ の $t = t_0 + \Delta t$ でのTaylor展開:

 $\frac{1}{2}$ $x(t_0) = x(t_0 + \Delta t) - \dot{x}(t_0 + \Delta t) \cdot \Delta t + \frac{1}{2!} \dot{x}(t_0 + \Delta t) \cdot (\Delta t)^2 + O((\Delta t)^3)$ (3)
 $t = t_0$ で $x_{BE}(t_0 + \Delta t) = x(t_0 + \Delta t)$ を仮定し、(2) - (3) から
局所打切り誤差(LTE)を計算:
 $LTE = |x_{BE}(t_0) - x(t_0)| = |\frac{1}{2} \ddot{x}(t_0) \cdot (\Delta t)^2 + O((\Delta t)^3)|$ (4)
最も支配的と思われる2次微係数項のみを残す:
2次微係数型局所打切り誤差指標 = $|\frac{1}{2} \ddot{x}(t_0) \cdot (\Delta t)^2|$ (5)

図 1. 従来の局所打切り誤差指標の導出.



図 2. 提案する指数関数型局所打切り誤差指標.

デバイス構造全体の主応答を精度良く再現する主要応答時定数(τ c)の値が事前にわかっていれば、局 所打切り誤差は、図2の(7)式に示す様に Taylor 展開項 を1個の指数関数としてまとめた、指数関数型局所打 切り誤差指標を用いて、評価可能になる。

この指数関数型局所打切り誤差指標の主要部(キャ リア濃度の時間に関する1次微係数と主要応答時定数 の積の部分を除いたもの)の時間刻み幅(Δt)に対す る振る舞いを、 $\Delta t / |\tau c|$ を横軸に取って示したのが図 3 である。

図3には2つの重要な特徴が示されている。最初の 特徴は、指数関数型局所打切り誤差は時間刻み幅が主 要応答時定数に比べて小さくなると指数関数的に減少 する、ということである。この特徴により、主要応答 時定数に比べてずっと短い時定数を持つ応答をフィル タリングして、大きな時間刻み幅を取ることが出来る。 一方、従来の2次微係数型局所打切り誤差は局所的な



図 3. 指数関数型局所打切り誤差指標の主要部の主要 応答時定数で規格化した時間刻み幅依存性.

キャリア濃度の変化のみに着目しているため、その変 化が重要かどうかによらず、キャリア濃度の急激な変 化は見逃さない。

次の特徴は、能動素子の主要応答時定数は正にも負 にもなり得るが、主要応答時定数が正である限り、指 数関数型局所打切り誤差の主要部分の値は1を超える ことがない、ということである。この特徴により、キ ャリア濃度の時間に関する1次微係数の値が、あらか じめ指定された局所打切り誤差の許容値以下であれば、 時間刻み幅を無限大に取ることが出来る。一方、図1 の(5)式で示される従来の2次微係数型局所打切り誤差 は、キャリア濃度の時間に関する2次微係数が0にな らない限り、時間刻み幅は必ず有限な値に拘束される。

3. デバイスの主要応答時定数

メッシュで空間離散化したデバイス方程式 (Poisson 方程式と電子・正孔電流連続方程式) は、静電ポテン シャル (φ) とキャリア濃度 (n, p) を状態変数に取 り、各メッシュ点が受け持つコントロールボリューム [3]の形状と物理定数を反映した非線形抵抗と線形容 量を用いて、図4(a)の様な等価回路網で表現出来る[4]。

熱平衡状態にある 1 次元 pn ダイオードを考え、キ ャリア濃度が低く導電率が低い箇所の抵抗を無視する と、等価回路網は図 4(b)の実線で示される形になる。 この等価回路網の最も短い応答時定数は、一つのメッ シュ点のコントロールボリューム内の抵抗と容量で形 成される図 4(b)の太い矢印で示されるループの時定数 である。これは誘電緩和時間($\epsilon si/(q(\mu n n + \mu p p))$) に等しい。誘電緩和時間は不純物濃度が高い領域では 容易に psec オーダー以下になる。デバイス過渡シミュ レーションで前進 Euler 法等の陽解法の適用が困難な のは、最大時間刻み幅がこの誘電緩和時間で制限され るためである。

一般に、誘電緩和時間より長い時間スケールでは、

半導体は容量成分を無視して単なる抵抗体として考え ることが出来る。誘電緩和時間が psec オーダー以下の コントロールボリューム内の容量成分を除去したもの が図 4(c)である。図 4(c)の矢印は、デバイス構造全体 の応答を律速する最長時定数に対応した抵抗・容量直 列鎖である。コンパクトトランジスタモデルでは、こ の様な等価回路を更に少数の素子で表現する。この最 長応答時定数は、デバイスの実用上最も主要かつ重要 な過渡応答を表現するものであり、ここではこれを主 要応答時定数と呼ぶ。

4. 主要応答時定数の抽出

主要応答時定数を抽出するために、まず図5に示す 様に静電ポテンシャルと電子濃度、正孔濃度を状態変 数に取り、Poisson 方程式と電流連続方程式をこれらの 状態変数について線形化して、デバイスの状態方程式 を構成する[5]。行列指数(exp(-C⁻¹G(xo)t))を用いれ ば図5の様にこの状態方程式の形式解を求めることが 出来る[1]。しかし、元の電流連続方程式は、静電ポテ ンシャルとキャリア濃度の積の項を含むため、状態変 数に対して非線形であり、線形化された状態方程式に 対する形式解は限られた時間範囲内でしか有効ではな い[5]。したがって、長い時間範囲に渡って精確な解を 求めるためには、後退 Euler 法等の時間離散化手法を 適用して過渡解析を行う必要がある。



図 4. (a) 静電ポテンシャルとキャリア濃度を状態変数に取り、空間メッシュで離散化した非線形抵抗と線形容量を用いて表現したデバイスの等価回路モデル. (b) pn ダイオードでキャリア濃度が低く伝導率の低い抵抗を無視した場合の等価回路モデル.(c)(b)で誘電緩和時間が psec オーダー以下のコントロールボリューム内の容量を無視した場合の等価回路モデル.



図 5. 線形化された Poisson 方程式と電流連続方程式の形式解の導出.

Arnoldi法: <i>G⁻¹C</i> の固有値を大きい方からHessenberg
行列Ηの固有値として格納
1. $G = LU$: Jacobian $G $ の LU 分解
2. $v = U_{-1}^{-1} \left(L^{-1} \left(F \cdot x_a - F_C - B \cdot u_a + C U^{-1} \left(L^{-1} \left(B \cdot u_1 \right) \right) \right)$
3. $v_1 = \frac{v}{\ v\ }$
4. For $j = 1$ To m
5. $w = U^{-1} (L^{-1} (C \cdot v_j))$
6. For <i>i</i> = 1 To <i>j</i>
7. $h_{i,j} = w^T \cdot v_i$
8. $w = w - h_{i,i} \cdot v_i$
9. Next <i>i</i>
10. $h_{j+1,j} = w $
11. $v_{\dots} = \frac{w}{w}$
h_{j+1} $h_{j+1,j}$
12. Next <i>j</i>
13. $(h_{1,1}, h_{1,2}, \dots, h_{1,m})$
$H = \begin{vmatrix} h_{2,1} & h_{2,2} & \cdots & h_{2,m} \\ & \ddots & \ddots & \vdots \end{vmatrix}$
$\left[\begin{array}{ccc} 0 & h_{m,m-1} & h_{m,m} \end{array} \right]$

図 6. Arnoldi 法アルゴリズムのフローチャート.

行列指数は指数関数の Taylor 展開を行列に適用した 行列積の無限級数であり、実際に計算するのは困難な ため、近似的な取り扱い方法が提案されている [1][6][7][8]。ここでは、G⁻¹Cの固有値を用いて行列指 数をスカラー指数関数で近似する手法を採用する。 G⁻¹C の最大固有値は図 5 の C⁻¹G の最小固有値に相当 し、ここで抽出すべきデバイス構造全体の主要応答時 定数(=最長時定数)は、この固有値の逆数に相当す る。G⁻¹Cの最大固有値を求めるために、ここでは図6 に示す Arnoldi 法[1]を採用した。Arnoldi 法は、G-1C の固有値を大きい方から順に、Hessenberg 行列の固有 値として埋め込む。Hessenberg 行列の最大固有値を QR 法等によって求め、その逆数を取れば、デバイス構造 全体の主要応答時定数が求まる。デバイス方程式は複 素共役な固有値ペアを持つ可能性もあるため、図6に おける Hessenberg 行列のサイズ m は最低でも2 にして おく必要がある。

図7(a)に示す1次元N+P-ダイオード構造に対して主 要応答時定数を算出した例を示す。図7(b)は1次元ダ イオードに順方向ステップバイアスを印加した後の主 要応答時定数の変化を、過渡解析時刻に対してプロッ トしたものである。■は中程度の順方向バイアス(0.8V) 印加時の主要応答時定数であり、●と○は強い順方向 バイアス(1V)印加時の主要応答時定数の変化を示し ている。

キャリアの注入が行われていない解析時刻 (<1E-12sec)では、初期空乏層容量と中性領域の抵抗 で決まる短い主要応答時定数(~1E-12sec)が抽出され、 これは順方向バイアスの大きさによらずほぼ一定であ る。一方、定常状態に達した解析時刻以降(>1E-9sec) では、少数キャリアの蓄積による大きな拡散容量を反 映して主要応答時定数が長くなり、順方向バイアスが 大きいほど主要応答時定数も長い(=1E-11sec@0.8V, 3E-11sec@1.0V)。

○は負の主要応答時定数が抽出されたことを示し ており、これはデバイスが正帰還状態にあることを示 唆している。この正帰還状態は導電率変調によるもの である。導電率変調の状態にあって電子濃度と正孔濃 度が等しい場合には、静電ポテンシャルは全く影響を 受けない。他にキャリア濃度の増加を抑制するメカニ ズムも存在しないため、系は正帰還状態に入る。正帰 還状態は、解析時刻が 1E-10sec 付近に達した時点で、 SRH (Shockley-Read-Hall) 再結合が支配的になって、 キャリア濃度の増加に抑制がかかり始めると解除され、 主要応答時定数も正に戻る。

一般的に、負の主要応答時定数が抽出される場面で は、時間刻み幅は局所打切り誤差によってではなく、 Newton 反復の収束性によって制限される。



図 7. (a) 1 次元ダイオード構造への順方向ステップ バイアス印加.(b) 主要時定数の時間変化.



図 8. (a) 2 次元パワーDMOSFET 構造. (b) 主要時定 数と時間刻み幅の時間変化.

5.2 次元パワーDMOSFET の過渡解析による性 能検証

今回提案した指数関数型局所打切り誤差指標の性能を検証するため、図8(a)の2次元パワーDMOSFET[9] にステップVg電圧を印加した後の過渡解析を行った。 図8(b)に示す様に、チャネルが形成された1E-11secよ り後では、主要応答時定数(●)はほぼ1E-10sec付近 に留まり、この時定数はソースから出発した電子がド レインに到着するのにかかる時間にほぼ等しい。図 8(b)の〇は負の主要応答時定数である。これはソース 端からの電子拡散は始まったが、チャネル内に電流を 抑制する様なフィードバック機構がまだ形成されてい ない状況を反映したものである。図 8(b)の△は、指数 関数型局所打切り誤差の許容量を対キャリア濃度比で 1%に設定した場合の時間刻み幅の分布を示している。 同一時刻で複数の時間刻み幅が存在しているのは、局 所打切り誤差が許容値を超えたために時間刻み幅の再 設定が行われたことに対応している。チャネル形成後 から過渡応答成分が減衰するまでは、解析時間が密に 刻まれている。

図9にキャリア濃度に対する局所打切り誤差の許容 量を1-50%と変化させた場合の、時間刻み数に対する 解析時刻の進捗度の変化を示す。指数関数型局所打切 り誤差指標(実線)は、2次微係数型局所打切り誤差 指標(破線)に比べ、解析時刻の進捗が速い。これは 次の二つの理由によるものである。最初の理由は、2 次微係数型局所打切り誤差指標は高次のTaylor展開項 を無視しているため、Taylor展開項同士の打ち消し合 いの効果が考慮されておらず、局所打切り誤差を過大 評価しているためである。二番目の理由は、指数関数 型局所打切り誤差指標は、主要応答時定数で近似され るデバイスの主応答部分に注目しているため、より短 い時定数を持つ応答は、時間刻み制御の対象とはなら ないためである。

図 10 は、指数関数型局所打切り誤差の許容量を対 キャリア濃度比 1%に設定した場合のドレイン電流値 (●) を、2 次微係数型局所打切り誤差の許容量を対 キャリア濃度比 0.1%として求めた厳密解(実線)と比 較したものである。ステップ Vg を印加すると、 DMOSFET の各電極間で、図 4(a)中段の直列容量鎖を 介した変位電流の結合が生じ、この結合によってフェ ムト秒オーダーでの電流応答が生じる。理想的なステ ップ Vg の印加は非現実的であり、フェムト秒という 応答時間スケールでは結果の物理的な妥当性も疑わし い。この様な超高速電流応答による輸送・蓄積電荷量 は、後の主たる応答による輸送・蓄積電荷量に比べて 無視できる大きさである。電流の再現精度が悪くとも、 全電荷量の保存という観点からは全く問題は無い。指 数関数型局所打切り誤差指標は、この様な超高速応答 を無視するものである。図 10 の△で示されるドレイン 電流誤差が、この超高速応答領域で大きくなっている のは、このためである。その後、解析時刻が主要応答 時定数の 1/5 程度に到達した後は、ドレイン電流誤差 は数%以下になる。

指数関数型局所打切り誤差許容量と2次微係数型局 所打切り誤差許容量を、それぞれ対キャリア濃度比の



図 9. 時間刻み数に対する解析時刻の進捗.



図 10. 指数関数型局所打切り誤差=1%と厳密解との ドレイン電流比較.



図 11. 局所打切り誤差許容量が 2-50%のときの、指 数関数型局所打切り誤差と 2 次微係数型局所打切り 誤差の計算時間比較.

2-50%に設定した場合の計算時間を比較した結果を図 11 に示す。指数関数型局所打切り誤差指標を用いた場 合の一時刻当たりの計算時間(実線+▲)は、2次微 係数型局所打切り誤差指標を用いた場合(破線+△) に比べ約40%増加する。しかし全計算時間は、指数関 数型局所打切り誤差指標(実線+●)の方が、2次微 係数型局所打切り誤差指標(破線+○)の約30%の計 算時間で済む。

6. 結論

デバイス構造全体の主要応答時定数に関する情報 を利用して、デバイス過渡シミュレーションの時間刻 み制御のための高精度な指数関数型局所打切り誤差指 標を導出した。主要応答時定数は、線形化されたデバ イス状態方程式の形式解に含まれる行列指数項内の行 列の最小固有値の逆数を計算することによって求めら れる。2 次元パワーDMOSFET の過渡デバイスシミュ レーションに、今回提案した指数関数型局所打切り誤 差指標を適用し、主要応答部の電流精度を維持したま ま、計算時間を従来の2次微係数型局所打切り誤差指 標を用いた場合の30%にまで削減することが出来た。

謝 辞

本研究は文部科学省および科学技術振興機構によるスーパークラスタープログラムの支援、ならびに、 日本学術振興会による科研費・基盤研究(C)(課題番号 17K05142)の助成を受けた。

また、パワーDMOSFET のデバイス構造と動作に関 して親切にご教示いただいた本学の上田大助特任教授 に感謝する。

文 献

- [1] H. Zhuang, X. Wang, Q. Chen, P. Chen, and C. Cheng "From circuit theory, simulation to SPICE^{Diego}: A matrix exponential approach or time domain analysis of large-scale circuits," IEEE Circuits and Systems Magazine, pp. 16-34, 2016.
- [2] 戸川隼人, "微分方程式の数値計算," 4 章及び 11 章, オーム社,東京, 1981.
- [3] E. Buturla, P. Cottrell, B. Grossman, and K. Salsburg, "Finite-element analysis of semiconductor devices: The FIELDAY program," IBM J. Res. Develop., vol. 25, no. 4, pp. 218-231, 1981.
- [4] T. Ohtsuki, and K. Kani, "A Unified Modeling Scheme for Semiconductor Devices With Applications of State-Variable Analysis," IEEE Trans. Circuit Theory, vol. CT-17, no. 1, pp. 26-32, 1970.
- [5] H. Read, S. Kumashiro, and A. Strojwas, "Efficient transient device simulation with AWE macromodels and domain decomposition," IEICE Trans. Electron., vol. E77-C, no. 2, pp. 236-247, 1994.
- [6] C. Moler, and C. Van Loan, "Nineteen dubious ways to compute the exponential of a matrix, twenty-five years later," SIAM Review, vol. 45, no. 1, pp. 3-49, 2003.
- [7] L. Pillage, and R. Rohrer, "Asymptotic Waveform Evaluation for Timing Analysis," IEEE Trans. Computer-Aided Design, vol. CAD-9, no. 4, pp. 352-366, 1990.
- [8] P. Feldmann, and R. Freund, "Efficient Linear Circuit Analysis by Pade Approximation via Lanczos Process," IEEE Trans. Computer-Aided Design, vol. CAD-14, no. 5, pp.639-649, no. 5, 1995.
- [9] D. Fuoss, "Vertical DMOS power field-effect transistors optimized for high-speed operation," IEDM Tech. Dig., pp. 250-253, 1982.