

ゲート駆動回路を集積化した GaN HEMT IC を用いた 48V/12V 降圧コンバータの設計と評価

古田 潤*, 野池 峻平, 小林 和淑 (京都工芸繊維大学)

Measurement of a 48V/12V Buck Converter Using Monolithically-Integrated GaN HEMT with Gate Driver
Jun Furuta, Shumpei Noike, Kobayashi Kazutoshi (Kyoto Institute of Technology)

1. まえがき

GaN HEMT などのワイドバンドギャップ半導体素子は優れた特性を持ち、Si のパワー素子と比較して高速かつ低損失なスイッチングを実現できる。高速なスイッチング動作は電力変換回路に用いられる受動素子の小型軽量化を実現できる。一方で高速動作や低い閾値電圧に起因するノイズ・誤点呼の問題があり(1)、ゲート駆動回路とパワー素子間の寄生成分を削減し、安定したゲート電圧を供給することが重要となる。

本稿では GaN-on-SOI プロセスを用いて同一基板上にゲート駆動回路と GaN HEMT を集積した GaN IC を試作した(2)。同一基板上に集積することでボンディングワイヤーなどの寄生成分を削減し、高速かつ安定したゲート電圧を供給することを目的とする。本稿では試作した IC を用いて実装した降圧コンバータの測定結果について報告する。

2. 単一集積化 GaN IC

ゲート駆動回路を GaN HEMT と同一の基板上に集積化するために、図 1 に示す GaN-on-SOI プロセスを利用した(3)(4)。GaN-on-SOI プロセスでは個々の GaN HEMT が SiO₂ によって絶縁されているため、異なるソース電圧の GaN HEMT でも基板を通して電流が流れず、特性が変化しない。このプロセスを用いてゲート駆動回路を集積した GaN IC を試作した。本プロセスの V_{ds} 耐圧は 200V である。試作した GaN IC の回路図とチップ写真を図 2 に示す。制御信号数を少なくするため、プルアップとプルダウン用に n 型 GaN HEMT を 2 つ接続した単純な構造としている。試作した GaN IC は QFN パッケージを用いてボンディングを行い、樹脂封入した。

3. 降圧コンバータの構造

試作した GaN IC を用いて 48V から 12V に降圧する電力変換回路を実装した。実装した降圧コンバータの主回路部分の回路図を図 3 に、全体の実装を図 4 に示す。GaN IC の入力信号は Si8274 を用いて絶縁した。Si8274 の出力側と GaN IC のゲート駆動回路部分の電源として 3 つのブートストラップ構造を用いている。使用したインダクタは 47 μH である。

出力抵抗を 12Ω、スイッチング周波数を 1MHz とした場合の GaN HEMT の V_{gs}, V_{ds} 波形を図 4 に示す。V_{ds} の立ち上がりと立ち下りの電圧変化はそれぞれ 6.8 V/ns, 8.0 V/ns であった。リングングも発生しておらず、最大 V_{ds} 電圧は 53.2V であった。1MHz で安定して動作することが確認できた。1MHz と 2MHz の場合における降圧コンバータの効率を表 1 に示す。1MHz から 2MHz に変更すると、スイッチング損失の増加により効率が 6.0% 減少した。2MHz の動作では IC の表面温度が約 30 度上昇した。より高速なスイッチング動作にはスイッチング損失の削減や放熱設計が課題と言える。

4. まとめ

本稿では同一基板上に集積化したゲート駆動回路と GaN HEMT を集積した IC を用いて 48V/12V 降圧コンバータを試作した測定結果について報告した。V_{ds} の立ち上がりと立ち下りの電圧変化はそれぞれ 6.8 V/ns, 8.0 V/ns であり、2MHz での動作を達成した。効率は 2MHz, 1A 出力において 81.5% となった。スイッチング損失による発熱が今後の高速化における課題である。

5. 謝辞

本研究の一部は GaN 研究コンソーシアム、Technical Research Funding Program for Young Researchers によるものである。GaN IC の試作は IMEC の協力で行われたものであり、降圧コンバータの試作は大日光・エンジニアリング株式会社の協力により行われたものである。

文 献

- (1) Z. L. Zhang et al., IEEE trans. Power Electron. vol 32, no. 7, pp. 5527 – 5538, (2017)
- (2) S. Noike et al., WiPDA pp. PO1_2, (2021)
- (3) V. Odnoblyudov et al., ECS Meeting Abstracts, pp. 1814 – 1814 (2020)
- (4) Y. Yamashita et al., IEICE ELEX, vol. 16, issue 22, pp. 20190516, (2019)




図1 GaN-on-SOIプロセス

Fig. 1 GaN-on-SOI process.




図2 試作した GaN IC の回路図とチップ写真

Fig. 2 Schematic and photograph of fabricated GaN IC.




図3 実装した 48V/12V 降圧コンバータの回路図

Fig. 3 Schematic of implemented 48V/12V buck converter using GaN IC.

buck converter



pulse generator

図4 実装した 48V/12V 降圧コンバータ

Fig. 4 Implemented 48V/12V buck converter using GaN IC.




図5 48V/12V 降圧コンバータの Vds、Vgs 波形

Fig. 5 Waveforms of Vgs and Vds in Implemented 48V/12V buck converter

表1 電力変換効率

Table 1 Power conversion efficiency

条件	1MHz	2MHz
入力電圧	48V	48V
入力電流	0.287A	0.308A
出力電圧	12.05V	12.05V
出力電流	1.0A	1.0A
入力電力	13.78W	14.78W
出力電力	12.05W	12.05W
効率	87.47%	81.51%