FiCC型不揮発フリップフロップを用いた 間欠動作可能なカウンタの実測評価

阿部 佑貴^{1,a)} 小林 和淑^{1,b)} 越智 裕之^{2,c)}

概要:近年, IoT (Internet of Things) が多くの分野で広がりを見せている. いくつかの IoT 向けアプリ ケーションにおいてバッテリー駆動時間延長のために間欠動作が求められている. 本稿では IoT 向けプロ セッサに適した FiCC (Fishbone-in-Cage Capacitor) 型不揮発フリップフロップ (NV-FF) を用いた間欠 動作可能なカウンタの設計と実測評価について述べる. 180nm プロセスを用いて NV-FF の設計を行った ところ不揮発化による面積オーバーヘッドは 29%となった. 実測により不揮発カウンタの動作を確認した. 電源電圧 1.8V では, カウントとデータ復帰動作は最大 29MHz まで動作が可能であった. データ保持時間 はカウンタの各ビットごとにばらつきが生じた. また, 実測結果を踏まえて行ったカウンタのレイアウト修 正について述べる.

Measurement Results of a Counter Capable of Intermittent Operation Using Nonvolatile Flip-Flops with FiCC

Yuki Abe $^{1,a)}$ Kazutoshi Kobayashi $^{1,b)}$ Hiroyuki Ochi $^{2,c)}$

Abstract: Recently, Internet of Things (IoT) are spread out in many fields. Some applications for an IoT request intermittent operations to extend their battery life. In this paper, we present a counter capable of intermittent operation using nonvolatile flip-flop (NV-FF) with FiCC (Fishbone-in-Cage Capacitor) suitable for IoT processors. The NV-FF was fabricated in a 180 nm CMOS process technology. The area overhead from the nonvolatility of the flip-flop is 29%. We confirmed full functionality of the nonvolatile counter. The counter can work up to 29 MHz and perform the data restore operation at 1.8 V supply voltage. The data retention time of the NV-FFs in the counter is different bit by bit. We describe the layout modification of the counter based on the measurement results.

1. はじめに

近年, IoT (Internet of Things) が多くの分野で広がりを 見せている [1]. いくつかの IoT 向けアプリケーションにお いてバッテリー駆動時間延長のために間欠動作が求められ ている.特に待機時における電力削減が重要である [2].待 機時の電力削減手法としてパワーゲーティングが挙げられ る.本手法は待機時におけるリーク電力を削減することが できるため多くの低消費電力向け回路で適用されている. ただし,電源オフ時に揮発性のレジスタやメモリの状態が 失われるため,それらの状態をバックアップするための不 揮発性メモリが必要となる.不揮発性メモリへのデータの 書きこみや読み出し時には,長距離のデータ転送が行われ るため,電力と性能のオーバーヘッドが発生する.これら のオーバーヘッドを低減するために不揮発フリップフロッ プ(Nonvolatile Flip-Flop:NV-FF)を用いたデータ転送 方式が提案されている [3].不揮発素子を各フリップフロッ プに適用することでフリップフロップの不揮発化が行われ る.バックアップ動作では,揮発性フリップフロップの保 持値をビット単位で不揮発素子に書き込むため,電力と性 能のオーバーヘッドの低減が可能となる.文献 [3] では強 誘電体を用いた NV-FF が提案されている.しかし,メモリ

¹ 京都工芸繊維大学 電子システム工学専攻

Department of Electronics, Kyoto Institute of Technology ² 立命館大学 Ritsumeikan University

^{a)} yabe@vlsi.es.kit.ac.jp

^{b)} kazutoshi.kobayashi@kit.ac.jp

^{c)} ochi@cs.ritsumei.ac.jp



Fig. 1 3D structure of FiCC

製造時に CMOS プロセスに加えて誘電体層用の追加マス クと製造装置が必要となる.

本稿ではメタルフリンジキャパシタの一種である FiCC (Fishbone-in-Cage Capacitor)を用いた不揮発メモリ [4] を フリップフロップに適用することで不揮発化した NV-FF[5] を用いた間欠動作可能なカウンタの設計と実測結果につい て述べる.また,実測結果を踏まえて行ったカウンタのレ イアウト修正についても説明する.

2. FiCCを用いた不揮発メモリ

2.1 FiCC

メタルフリンジキャパシタ (MFC)[6] はメタル配線のみ で構成され, 配線間の容量を使用するキャパシタである. 集 積回路上に構成可能なキャパシタの中でも MFC は通常の CMOS プロセスで製造でき追加マスクが不要であり, かつ 理想的な線形特性を持つなどの優位性がある. プロセスの 微細化に伴い, メタル配線などの最小線幅や最小配線間距 離が小さくなるため, 占有面積あたりの容量が増えること から注目されている [7], [8]. しかし, MFC は配線間のフリ ンジ容量を用いるため, 他の配線や近接して配置された他 のキャパシタとの間でクロストーク容量を生じやすく, そ れらを考慮したレイアウト設計が必要である. 先行研究で は面積オーバーヘッドは生じるが, キャパシタごとにシー ルドメタルの壁を作ることにより, クロストーク容量を削 減する手法が取られている [9].

そのような問題を解決するため FiCC が提案された [10]. FiCC は外側と内側の電極で構成される MFC である. FiCC の 3D 構造を図 1 に示す.青色で示している電極が外側,赤 色で示しているところが内側電極であり,電極はそれぞれ ビアで垂直方向に接続されている.ノイズに弱いネットを 内側電極に,GND または VDD などの電位の安定したイ ンピーダンスの低いネットを外側電極に接続することで, ファラデーケージのように内側電極をシールドする.これ により,内側端子と他の配線または近接する他のキャパシ タとのクロストーク容量を約 1/10 にまで抑制することが できる.



図 2 FiCC を用いた不揮発メモリ Fig. 2 Nonvolatile memory using FiCC



2.2 FiCC を用いた不揮発メモリ素子

FiCC を用いた不揮発メモリはフラッシュメモリのフ ローティングゲート (FG) 構造に相当するものを, FiCC と NMOS を用いて実現し, CMOS 互換な不揮発メモリとした ものである [4]. FiCC を用いた不揮発メモリを図 2 に示す. トランジスタのゲート端子と FiCC の内側電極をつなぐ配 線は絶縁体によって外部から絶縁されており, FG の役割を 担う. 不揮発メモリの書き込みおよび消去動作を図 3, 4 に 示す. 書き込みはコントロールゲート (CG) に 5.0V を印加 し, トンネリングによって電子を FG に閉じ込めることで 行う. 消去動作は書き込み動作とは逆のトンネリングを発 生させ, 電子を FG から引き抜くことで行う. 文献 [4] では, 5.0V の書き込み電圧を 5 秒間 CG に印加すればしきい値 電圧は 3.3V まで上昇し, 書き込み後は 1 日程度のデータ保 持が可能であること, ならびに 1200 回程度の書き込み, 消 去動作では特性がほとんど劣化しないことが示されている.

3. FiCC を用いた NV-FF

3.1 NV-FF の構成

NV-FF の構成を図5に示す.NV-FF はフリップフロッ プと図中において赤色で示す不揮発部で構成される.不揮 発部はFiCCを用いた不揮発メモリ素子と3つのNMOSで 構成されている.NV-FF の動作モードは、フリップフロッ プ動作、不揮発部へのデータ退避動作、フリップフロップへ のデータ復帰動作、データ消去動作の4つである.復帰動 作を除いた、それぞれの動作モードにおけるCLK、DG_W、 DG_R、CG、SG、SL、XS、XR ピンへの印加電圧を表1に 示す.フリップフロップ動作時はDG_W、DG_R、CG、SG、



Fig. 5 NV-FF の構成 Fig. 5 Structure of NV-FF

表 1 NV-FF の動作モード Table 1 Operation mode of NV-FF

	CLK	DG_W	DG_R	CG
フリップフロップ動作	-	0V	0V	0V
退避動作	0V	1.8V	0V	5.0V
消去動作	-	0V	0V	0V
	SG	SL	XS	XR
フリップフロップ動作	0V	0V	-	-
退避動作	0V	0V	1.8V	1.8V
消去動作	1.8V	1.8V	-	-

SL はすべて 0V とする. NV-FF は通常のフリップフロッ プとしての動作を行う. データの退避動作時は DG_W, XS, XR=1.8V, CG=5.0V, CLK, DG_R, SG, SL=0V とし て FiCC を用いた不揮発メモリ素子にデータを書き込む. 書き込みによる不揮発メモリ素子のしきい値電圧上昇量 はフリップフロップの保持値によって決まる. データ消 去動作時は DG_W, DG_R, CG=0V, SG, SL=1.8V とし て FiCC を用いた不揮発メモリ素子のデータ消去を行う. データ復帰動作時はフリップフロップへ電源投入後, CLK, XS=0V としてセットをかける. その後, DG_R, CG, SG, XS, XR=1.8V, CLK, DG_W, SL=0V とする. 不揮発メモ リ素子のしきい値電圧が 1.8V より高い場合と低い場合に おけるデータ復帰時のセカンダリラッチのバイアス条件と 復帰動作における保持値の書き換え動作を図 6,7 にそれぞ れ示す. 不揮発メモリ素子のしきい値電圧が 1.8V より高い 場合, CG=1.8V としても, NMOS は ON にならずフリッ プフロップの保持値は High のままとなる. しきい値電圧が 1.8V よりも低い場合, NMOS は ON となり, グラウンドと つながるためフリップフリップの保持値は High から Low へと変化する. このように、不揮発メモリ素子のしきい値 電圧に応じて、フリップフロップへ High もしくは Low の データの復帰が行われる.



図8 1bit NV-FF のレイアウト Fig. 8 Layout of 1bit NV-FF

3.2 レイアウト設計

180nm CMOS プロセスを用いて 1bit NV-FF のレイア ウト設計を行った. 1bit NV-FF のレイアウトの模式図を図 8 に示す. 図中, 赤字で示している場所は不揮発部を示して いる. レイアウトのサイズは 99.99µm²(5.04µm×19.84µm) となり, フリップフロップの不揮発化による面積オーバー ヘッドは 29%となった.

3.3 FF と NV-FF の性能比較

FFとNV-FFにおいて性能を比較するために, HSPICE を用いてシミュレーションを行った.シミュレーション には設計したレイアウトの配線抵抗や容量などの寄生成 分を含む RC 抽出後のネットリストを用いた.電源電圧は 1.8V, 温度は 27°C, 動作周波数は 1GHz とした.表 2 に シミュレーション結果を示す.表中カッコ内の数字は FF の値を 1.0 として規格化したものである.セットアップ時 間とホールド時間は FFと NV-FF でほぼ同じ値となった. NV-FF の CLK-to-Q 遅延と DQ 遅延は FFと比べてそれ ぞれ 5.2%, 4.9%程度増加した.

4. 実測評価

16bit アップカウンタは 1bit NV-FF をビットセルに使 用し, 論理合成および自動配置配線を用いてレイアウト 設計を行った. 16bit カウンタのレイアウトを図 9 に示 す. SL も CG と同様に配線されているが図の簡略化のた

表 2 FF と NV-FF の性能比較 Table 2 Performance comparison between FF and NV-FF

	セットアップ時間	ホールド時間
FF	0.113 ns (1.0)	-0.0528 ns (1.0)
NV-FF	0.117 ns (1.035)	-0.0493 ns (0.9337)
	CLK-to-Q 遅延	DQ 遅延
FF	0.524 ns (1.0)	0.637 ns (1.0)
NV-FF	0.551 ns (1.052)	0.668 ns (1.049)



図 9 16bit カウンタのレイアウト Fig. 9 Layout of 16bit Counter

め省略している. 16bit カウンタのレイアウトのサイズは 0.011148mm²(103.68µm×107.52µm) となった. 設計した カウンタは試作チップに搭載し, LSI テスタを用いて測定 を行った. 16bit カウンタの実測結果を述べる.

16bit カウンタにおいてカウント, 退避, 復帰, 消去動作 が正常に行われていることを確認した. 電源電圧 1.8V で は、カウント、復帰動作において最大 29MHz まで動作が可 能であった. データの退避 (書き込み) 時間と保持時間の関 係を下位 8bit を用いて調べた結果を図 10 に示す. データ 復帰時に CG ピンへ印加する電圧が 1.8V の場合, データ 保持時間が非常に短くなるため, 1.4V へ変更した. データ 保持時間は書き込み時間 0.25 秒では最大で 35 分程度とな り、ビットごとにばらつきが生じた.この原因として、自動 配線により各 NV-FF の CG ピンを接続しており, FiCC を 用いた不揮発メモリが1つの CG 配線においてツリー状に 接続されていることが考えられる. 不揮発メモリがツリー 状に接続されている場合, CG 配線の始端側に接続されて いる不揮発メモリではデータ保持時間が長く, 終端側では 短くなる傾向があることが実測結果とレイアウトにより分 かった. 図9に Bit1 から Bit8 の各 CG ピンへの配線の様 子を示しているが,実測において保持時間が長い Bit8 に比 ベ, 短い Bit5 がより CG 配線の終端に接続されていること がわかる.

次章で実測での問題点を踏まえたカウンタのレイアウト 修正について述べる.



図 10 不揮発メモリのデータ保持時間 (16bit カウンタ) Fig. 10 Retention time of nonvolatile memory (16bit Counter)

5. カウンタのレイアウト修正

本章では, (1) カウンタの CG および SL 配線の修正, (2) チャージポンプを用いた昇圧回路, および (3)CG への供給 電圧切り替え回路について述べる. (2) はデータの退避動 作時に必要となる 5.0V の電圧をチップ内部で生成するた めのものである. 4 章で実測を行ったカウンタはチップ外 部から CG に必要な電圧を供給していた. これをチップ内 部で行えるよう, (2) と (3) を導入する.

5.1 CG および SL 配線の修正

4章で述べた通り、実測においてカウンタの各ビットご とにデータ保持時間にばらつきが生じた. 主な原因として FiCC を用いた不揮発メモリが CG 配線においてツリー状 に接続されていることが考えられる. 実測を行ったカウン タのレイアウトは CG と SL ピンの配線を図9のようにそ れぞれ一本ずつ配線をしていた.しかしこの構造では自動 配線を行う際,各 NV-FF の CG ピンへの配線は一方向の みからとなるため、不揮発メモリの縦続接続数が増加しや すくなってしまう. 図 11 に修正後のカウンタのレイアウト を示す. 修正後では論理回路の両側に CG と SL の配線を それぞれ一本ずつ配置した.これにより、自動配線の際に 各 NV-FF の CG ピンはより近くの CG 配線に接続されや すくなるため、不揮発メモリの縦続接続数の増加を抑える ことができる. レイアウトの修正により、不揮発メモリの 最大縦続接続数は9から5へ減少した. これによりデータ 保持時間のばらつきを抑えることができると考えられる.

5.2 チャージポンプを用いた昇圧回路

NV-FF ではデータの退避動作においては CG ピンに 5.0V を印加する必要がある.しかし,その他回路に用いる 電源電圧は 1.8V のため, 1.8V から 5.0V への昇圧が必要で ある. そのためチャージポンプ回路を用いる.

図 12 に 3 段ディクソンチャージポンプ [11] を示す.他の チャージポンプと比べて一段あたりに使用する素子数が少



図 11 CG および SL 配線修正後のカウンタのレイアウト Fig. 11 Counter layout after modification of CG and SL wiring





なく、レイアウト面積を小さくすることができる [12], [13]. ドレインとゲートがダイオード接続された NMOS (M1~ M4)を通して振幅が電源電圧 Vdd である相補的クロック CLK により電荷が一つの方向のみ押し出される.電荷が クロック信号の動作により持ち上げられ、ダイオード接続 NMOS を通して容量に流れ込み、各ノードを昇圧する.し かしこの方式は各電荷転送スイッチにおいてスレショルド 電圧分の電圧降下が生じるため、3 段ディクソンチャージ ポンプでの出力電圧は Vout = 4(Vdd – Vth) と表される.

180nm プロセスを用いてレイアウト設計を行った. レ イアウトのサイズは 847.11µm²(16.5µm×51.34µm) となっ た. キャパシタの容量は100fFとし. M1からM4のトラン ジスタは耐圧確保のため、3.3V 耐圧の IO 用トランジスタ を使用し、トリプルウェル構造を適用した. 図 13 にトリプ ルウェル構造の NMOS のレイアウトの断面図を示す. バッ クゲートとソースをショートすることでゲート基板間の電 圧上昇を抑えている. また DNW (Deep-NW) はドレイン と接続することで、PN 接合を逆バイアスに保つことでリー クを削減する.図12の回路において, HSPICE を用いて シミュレーションを行った. シミュレーションには設計し たレイアウトの配線抵抗や容量などの寄生成分を含む RC 抽出後のネットリストを用いた. 電源電圧は 1.8V, 温度は 27°C、クロック周波数は10MHzとした. 結果を図14に示 す. チャージポンプの出力が 5.0V 程度まで昇圧されてい ることがわかる.



図 13 NMOS の断面図 (トリプルウェル構造)

Fig. 13 Cross section of NMOS (triple-well structure)



図 14 ディクソンチャージポンプのシミュレーション結果 Fig. 14 Simulation results of a Dickson charge pump

5.3 CG への供給電圧切り替え回路

NV-FF では CG ピンへ印加する電圧をフリップフロッ プおよび消去動作では 0V, 退避動作では 5.0V, 復帰動作 では 1.4V と切り替える必要がある.4章で述べたように 復帰動作時に CG ピンへ印加する電圧を 1.4V とすること でデータ保持時間の延長が可能となる.CG ピンへの供給 電圧の切り替え回路を図 15 に示す.CG に 0V を供給する 際は,OUT_ZERO に 1.8V を印加する.CG に 5.0V を供 給する際は IN_CP に 1.8V を CK_CP に振幅が 1.8V のク ロック信号をそれぞれ印加する.CG に 1.4V を供給する 際は IN_HIGH に 1.8V を印加する.ダイオード接続された NMOS でのスレショルド電圧分の電圧降下により CG に は 1.4V が供給される.

180nm プロセスを用いてレイアウト設計を行った. レ イアウトのサイズは 858.99µm²(16.5µm×52.06µm) となっ た. HSPICE を用いて図 15 の回路のシミュレーションを 行った. シミュレーションには設計したレイアウトの配線 抵抗や容量などの寄生成分を含む RC 抽出後のネットリス トを用いた. 電源電圧,入力電圧は 1.8V,クロック周波数 は 10MHz とした. シミュレーション結果から,図 15 の回 路構造により, CG への供給電圧を 0V, 5.0V, および 1.4V へ切り替えることが可能であるとわかった.



図 15 CG への供給電圧切り替え回路





図 16 新たなチップに搭載したカウンタのレイアウト Fig. 16 Counter layout on a new chip

5.4 新たなチップに搭載したカウンタのレイアウト

5.1 から 5.3 節の修正を行ったカウンタのレイアウトを 図 16 に示す. CG と SL の配線はカウンタの論理回路の両 側にそれぞれ一本ずつ配置し, CG への電圧供給のために チャージポンプを用いた CG への供給電圧切り替え回路 を 2 つ搭載した. レイアウト設計後, HSPICE におけるシ ミュレーションによりカウントおよび復帰動作が正常に行 われていることを確認した. 電源電圧は 1.8V, 動作周波数 は 10MHz とした. 図 16 に示すカウンタは新たに作成した 試作チップに搭載し, 今後測定を行う予定である.

6. おわりに

本稿では, IoT 向けプロセッサに適した FiCC 型 NV-FF を用いた間欠動作可能なカウンタの設計と実測について述 べた. 180nm プロセスを用いて, NV-FF のレイアウト設計 を行った. ビットセルの不揮発化による面積オーバーヘッ ドは 29%となった. 実測により, 不揮発カウンタの動作を 確認した. カウントと復帰動作は最大 29MHz まで動作可 能であった. データ保持時間はカウンタの各ビットごとに ばらつきが生じた. 最後に実測結果を踏まえて行ったカウ ンタのレイアウト修正について述べた.

謝辞 本研究におけるテストチップの試作は東京大学 d.lab-VDEC を通し, ローム株式会社, 日本シノプシス合 同会社, 日本ケイデンスデザインシステム社, シーメンス EDA ジャパン株式会社の協力のもと行われたものである.

参考文献

- K. Shafique, B.A. Khawaja, F. Sabir, S. Qazi, and M. Mustaqim, "Internet of things (IoT) for next-generation smart systems: A review of current challenges, future trends and prospects for emerging 5G-IoT scenarios," IEEE Access, vol.8, pp.23022–23040, 2020.
- [2] F. Su, K. Ma, X. Li, T. Wu, Y. Liu, and V. Narayanan, "Nonvolatile processors: Why is it trending?," Design, Automation & Test in Europe Conference & Exhibition (DATE), 2017IEEE, pp.966–971 2017.
- [3] F. Su, Y. Liu, Y. Wang, and H. Yang, "A Ferroelectric Nonvolatile Processor with 46 μs System-Level Wake-up Time and 14 μs Sleep Time for Energy Harvesting Applications," IEEE Transactions on Circuits and Systems I: Regular Papers, vol.64, no.3, pp.596–607, 2016.
- [4] 田中一平,宮川尚之,木村知也,今川隆司,越智裕之, "FiCC を用いた CMOS 互換な不揮発性メモリ素子の閾 値電圧特性の測定ならびに読み出し方式検討,"DA シン ポジウム 2019 論文集, pp.9–14, 2019.
- [5] 阿部佑貴、小林和淑、塩見準、越智裕之、"間欠動作を行う IoT 向けプロセッサに適した FiCC を用いた不揮発スタ ンダードセルメモリの実測評価," DA シンポジウム 2021 論文集, pp.3-8, 2021.
- [6] R. Aparicio and A. Hajimiri, "Capacity limits and matching properties of integrated capacitors," IEEE Journal of Solid-State Circuits, vol.37, no.3, pp.384–393, 2002.
- [7] A. Matsuzawa, "Analog and RF circuits design and future devices interaction," 2012 International Electron Devices Meeting, IEEE, pp.14.3.1–14.3.4, 2012.
- [8] Q.S. Lim, A.V. Kordesch, and R.A. Keating, "Performance comparison of MIM capacitors and metal finger capacitors for analog and RF applications," 2004 RF and Microwave Conference (IEEE Cat. No. 04EX924), IEEE, pp.85–89, 2004.
- [9] D. Sandstrom, M. Varonen, M. Karkkainen, and K.A. Halonen, "W-band CMOS amplifiers achieving +10 dBm saturated output power and 7.5 dB NF," IEEE Journal of Solid-State Circuits, vol.44, no.12, pp.3403–3409, 2009.
- [10] 宮川尚之,木村知也,越智裕之,"FiCC:高集積向け耐ク ロストークノイズメタルフリンジキャパシタ,"電子情報 通信学会技術研究報告,vol.116, no.478, VLD2016-109, pp.43-47, 2017.
- [11] J.F. Dickson, "On-chip high-voltage generation in MNOS integrated circuits using an improved voltage multiplier technique," IEEE Journal of solid-state circuits, vol.11, no.3, pp.374–378, 1976.
- [12] N. Yan and H. Min, "A high efficiency all-PMOS charge pump for low-voltage operations," 2005 IEEE Asian Solid-State Circuits ConferenceIEEE, pp.361–364 2005.
- [13] H. Peng, N. Tang, Y. Yang, and D. Heo, "CMOS startup charge pump with body bias and backward control for energy harvesting step-up converters," IEEE Transactions on Circuits and Systems I: Regular Papers, vol.61, no.6, pp.1618–1628, 2014.